TW201105571A - Method for fabricating hollow nanotube structure - Google Patents

Description

201105571 * 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種中空奈米管結構之製造方法，特 別疋關於一種利用奈米線(nanowire)及外彼覆層來形成 中空奈米管(nanotube)結構之製造方法。 【先前技術】 現今’為了滿足微機電元件及感測元件的需求，斫 • 發人員不斷的研發及改良各種奈米結構，並將合適的絕 緣材料(如氧化物）、半導體材料或導體材料應用來製造 各種奈米線(nanowire)或中空奈米管(nanotube)結構，例 如·利用二氧化石夕Si〇2、二氧化鈦Ti〇2、氧化鋅ZnO、 磷化姻InP、矽Si、氮化鎵GaN、鎳Ni、鉑Pt或金Au 等奈米材料來製作金屬奈米線；另一方面，亦有利用碳 或二氧化矽等製作中空奈米管者。上述奈米線或中空奈 φ 米管結構可以提供各種不同的獨特物理化學性質，因而 研發人員可以藉此設計出具有各種功能之微機電元件 及感測元件。 目前’已知之習用中空奈米管製作方式包含爐管 (furnace)高溫成長、利用觸媒(cataiyst)或基板搭配使用 電鍍電泳(electrophoretic deposition，EPD)、雷射激發 (pulse laser deposition，PLD)成長、金屬有機化學氣相 沈積（metal-organic chemical-vapor deposition，MOCVD) 成長、原子層沈積(atomic-layer deposition，ALD)成長、 201105571 熱蒸鍍(thermal evaporation)或表面溶膠 s〇l-gd，SSG)成長等方式。惟，習知製輕谬法(Surface 備費用高昂、所涉製程技術極為複雜耗時1因所^ 米管之製作成本偏高。再者，習知製程方式致=空奈 ==:進行’但此高溫條件會大幅限; 製作不耐尚溫的微機電元件的發展性，並 :

製作的難度與S件的光電特性。此外，許多奈米=作 方法是直接利用合適的奈米材料來製造 對於某些奈米材料而言’其並無法直;形成;； 狀的不米管結構’如此將限制這些奈米材料應用於太 管領域的發展性。 “、不一 故，有必要提供一種中空奈米管結構之製造方法’ 以解決習知技術所存在的問題。 【發明内容】 • 本發明之主要目的在於提供一種中空奈米管結構之 製ie方法，其係先成長奈米線(nan〇wire)，再使奈米線 彼覆一外披覆層，接著移除外披覆層内之奈米線，如此 P叮留下由外披覆層構成的中空奈米管（nanotube)，並 可供製作出各種材料之中空奈米管，因而有利於簡化製 程複雜度、降低元件製造成本及增加元件材料之可選擇 性。 本發明之次要目的在於提供一種中空奈米管結構之 製造方法，其係利用水熱法(hydro-thermal growth，HTG) 201105571 在相對較低之溫度下控制成長出具有預定尺寸之奈米 並利时料來製造中空奈米管，錢法可應= :耐:溫的材料製作成中空奈米管，以利後續製造微 ==因而有利於簡化製程、減少設㈣求、降低 成本、提高奈米管尺寸精度、擴大製程適用領 域及提升70件光電特性。

之製為^上/t目的’本㈣提供-射以米管結構 I步驟:準備一基板;在該基板上成 =數m在該奈米線之表面上形成 卿性㈣該外«層之之頂 :以及#除整條該奈米線，而留下中空狀之該外彼 覆曰，以形成數個中空奈米管。 、，在本毛明之一實施例中，該基板之材料選自半導體 材料玻璃陶磁、金屬、高分子聚合物或藍寶石。該 玻璃較佳選自透明導電鑛膜玻璃，例如氧化銦 鍍膜玻璃。 在本發明之—實施例中，先在該基板上沈積一晶種 層，再利用該晶種層成長該奈米線。 在本發明之—實施例中’該晶種層之材料選自具高 抗酸驗性之導電金屬材料或半導歸料，.麟氧化 物(AZ〇)自辞氧化物(助）、鎵鋅氧化物(GZO)或氧化 鋅(ZnO)。该晶種層之厚度介於_至姻奈米（腿)之 晶 實帅巾，彻賴法在該基板之 201105571 種層上成長該奈米線。 在本發明之一實施例中，該奈米線之材料選自氧化 鋅或氧化鎳(Ni〇)。 在本發明之一實施例中，該水熱法係利用确遊鋅 (zinc nitrate)與環六次甲基四胺 (hexamethylenetetramine , HMT)之混合溶液在該基板之 晶種層上成長氧化辞之該奈米線。該奈米線之成長溫度 係介於30至100GC之間。 籲 在本發明之一實施例中，選擇利用化學氣相沈積 (chemical vapor deposition ’ CVD)、直流 / 射頻濺鍍 (DC/RF sputter)、熱蒸錢(thermal evaporation)或電子束 沈積（e-beam evaporation)在該奈米線之表面上形成該 外披覆層。 在本發明之一實施例中，該奈米線之材料不同於該 外披覆層之材料。 # 在本發明之一實施例中，該外披覆層之材料選自絕 緣材料、半導體材料、導電材料或其組合，其中該絕緣 材料選自二氧化矽(Si〇2)、氮化矽（Si3N4)、高介電係數 (high-k)材料、鋁鋅氧化物(azo)、銦鋅氧化物(IZ〇)、 鎵鋅氧化物(GZO)、氧化銦錫(ITO)、氧化鎳(Ni〇)、銅 棚氧化物(CuB〇2)、銅銘氧化物（CuA102)、銅鎵氧化物 (CuGa〇2)、銅銦氧化物(cuin〇2)或其組合；該半導體材 料選自矽(Si)、砷化鎵(GaAs)、铪鑭氧化物(HfLaO)、矽 化鈦(TiSi2)、氮化鈦(TiN)、氮化鈕(TaN)或其組合；及 201105571 該導電材料選自金(Au)、鉑(Pt)或其組合。該外披覆層 之厚度介於100至1000奈米之間。 在本發明之一實施例中，利用乾式或濕式之非等向. 性#刻方式來選擇性姓刻該外彼覆層之頂端。該乾式餘 刻方式選自感應柄合電黎（inductively coupled plasma， ICP)餘刻或反應性離子餘刻（reactive ion etching， RIE)，及該濕式钱刻方式選自緩衝氧化物蚀刻（buffer oxide etching ’ BOE)。該外坡覆層之頂端的蝕刻長度介 於10至500奈米之間。 在本發明之一實施例中，利用溼式蝕刻方式移除整 條該奈米線’且溼式蝕刻使用之化學混合溶液較佳為碟 酸混合溶液。 在本發明之一實施例中’該填酸混合溶液包含去離 子水：磷酸溶液(H3P04):鹽酸(HC1)=50:5:1。 【實施方式】 為了讓本發明之上述及其他目的、特徵、優點能更 明顯易懂，下文將特舉本發明較佳實施例，並配合所附 圖式，作詳細説明如下。 本發明係關於一種中空奈米管結構之製造方法，其 主要利用奈米線(nanowire)及外披覆層來製作具有各種 不同獨特物理化學性質之中空奈米管（nanotube)結構， 以便藉由中空奈米管結構3又θ十出具有各種功能之微機 電元件及感測元件’例如中空奈米管結構可做為光波傳 201105571 ’ 4材料’以供應用於製作各種光電元件，例如光侧器 (photo detector)、太陽能電池（s〇lar cell)、液晶顯示器 (LCD)與發光二極體(LED)等，因此於光電工業上具有 極大商機及應用潛力。在本發明之_較佳實施例中，該 中空奈米管結構之製造方法主要包含下列步驟：準備一 基板1 ;在該基板1上成長數個奈米線2;在該奈米線 2之表面上形成一外披覆層3 ;選擇性蝕刻該外彼覆層 3之頂端，以裸露該奈米線2之頂端；以及，移除整條 該奈米線2 ’而留下.中空狀之該外披覆層3，以形成數 個中空奈米官3’。本發明較佳實施例將於下文利用第 1A至1F圖依序說明中空奈米管結構之製造方法各步驟 的詳細做法。 請參照第1A圖所*，本發明較佳實關之中空奈 米管結構之製造方法第-步驟係：準備—基板卜在本 步驟中，該基板1係可依最終微機電^件或感測元件之 # 需求來選擇由適當#料製作該基板卜其中該材料可選 自P型或N型半導體材料、玻璃、陶磁、金屬、高分 子聚合滅藍寶石（sapph㈣，但並不限於此。在本實施 例中，該基板1選自_基板，讀佳係—明導電鐘膜 玻璃’例如氧化銦锡_)錢膜麵，其有利於後續製 作具透光特性之光電元件。再者，視最終㈣電元件或 感测疋件之需求，該基板1除了為硬式基板之外，亦可 能選自可撓式基板’例如由聚碳酸龜(p〇iycarb。她）、 聚醯亞胺（polyimide)、聚對笨二曱酸乙二酯 201105571 (polyethylene terephthalate，PET)或其他等效高分子聚 合物製成之可撓式塑性基板。 再者，如第1A圖所示，該基板1在進行第二步驟 之前，較佳先進行一清洗步驟，其包含下列：以去離子 水洗滌5分鐘；浸泡於硫酸/雙氧水之混合溶液(H2S04 : H202 = 3 : 1)中10分鐘；以去離子水再洗滌5分鐘；浸 泡於氫氟酸之水溶液(HF : H20== 1 : 100)中20秒；以去 離子水洗滌5秒鐘；浸泡於氫氧化錄/雙氡水之混合水 溶液(NH40H : H202 : H20= 1 : 4 : 20)中 10 分鐘；以去 離子水洗滌5分鐘；浸泡於鹽酸/雙氧水之混合水溶液 (HC1 · Η2〇2 · H20 = 1 . 1 · 6)中10分鐘；以去離子水洗 滌5分鐘；浸泡於氫氟酸之水溶液(HF : H20=1 : 1〇〇) 中15-20秒；以去離子水洗滌5秒鐘；以及，利用氮氣 (N2)吹乾該基板1。 請參照第1B及1C圖所示，本發明較佳實施例之中 空奈米管結構之製造方法第二步驟係：在該基板1上成 長數個奈米線2。在本步驟中，本發明較佳先在該基板 1上沈積一晶種層（seedlayer)ll ’再利用該晶種層u搭 配水熱法(hydro-thermal growth，HTG)來成長該奈米線 2。如第1B圖所示’該晶種層11之材料可選自具高抗 酉文驗性之導電金屬材料或半導體材料，例如較佳選自|呂 鋅氧化物（AZO)、銦鋅氧化物（IZO)、鎵鋅氧化物 (GZ0)、氧化鋅(Zn〇)或其他。在本實施例中，本發明 使用銘鋅氧化物(AZO)成長該晶種層11，而使用之沈積 201105571 系統為直流/射頻(DC/RF)濺鍍系統或蒸鍍系統，較佳之 沈積條件則為：功率200瓦(W)、沈積速率〇·4埃/秒 (A/sec)、真空條件7 6χ1〇-3托(_)、氬氣(八〇流量％ 立方公分/分鐘(sccm)。該晶種層U之沈積厚度較佳介 於100至500奈米（nm)之間。 接著，如第1C及2圖所示，在進行水熱法時，本 發明係利用硝酸鋅（zinc nitrate)與環六次甲基四胺 (hexamethylenetetramine，HMT)之混合溶液在該基板 j 之晶種層11上成長該奈米線2。該奈米線2之材料可 選自氧化鋅(ZnO)或氧化鎳(NiO)。該奈米線2之成長時 間介於10至240分鐘之間’較佳介於60至12〇分鐘之 間，而成長溫度係保持介於30至l〇〇°C之間，較佳介 於85至950C之間。在本實施例中，本發明使用氧化鋅 成長該奈米線2 ’該混合溶液由去離子水800毫升、硝 酸鋅6公克與環六次甲基四胺3公克加以調配而成，並 將該基板1靜置於該混合溶液中約40至80分鐘，及成 長溫度維持在85°C左右。藉此，如第2圖所示，本發 明即可在該基板1之晶種層11上成長出垂直排列之氧 化鋅奈米線(ZnO-NWs)2 ’其直徑約為40至200奈米（nm) 及長度約為1至2微米（um)，且該奈米線2大致沿該基 板1表面之垂直方向成長。值得注意的是，本發明之水 熱法僅需使用相對較低之溫度，因此不致降損後續元件 之光電性能；同時，本發明可藉由調變成長時間來控制 該奈米線2之直徑與長度（南度），進而控制長寬比、均 201105571 勻度或密度等尺寸參數，上述直徑與長度係可依最終微 機電元件或感測元件之需求來設定，並不加以限制。 5月參照第1D圖所示，本發明較佳實施例之中空奈 米管結構之製造方法第三步驟係：在該奈米線2之表面 上形成一外坡覆層3。在本步驟中，本發明可選擇利用 化學氣相沈積（chemical vapor deposition，CVD)、直流/ 射頻激鍍(DC/RF sputter)、熱蒸鍍(thermal evaporation) 或電子束沈積（e-beam evaporation)在該奈米線2之表面 上形成該外披覆層3。該外披覆層3之材料必需不同於 該奈米線2之材料，以利後續步驟進行選擇性蝕刻。該 外彼覆層3之材料取材十分廣泛，只要是能進行沈積、 濺鍍或蒸鍍之絕緣材料、半導體材料、導電材料或其組 合，皆可用以成長該外披覆層3，例如：可使用的絕緣 材料可選自一氧化石夕（Si〇2)、氮化石夕（Si3N4)、高介電係 數(high-k)材料、銘鋅氧化物(AZO)、銦鋅氧化物(IZO)、 鎵鋅氧化物（GZO)、氧化銦錫（IT0)、氧化鎳(Ni〇)、銅 硼氧化物（CuB〇2)、銅鋁氧化物（CuA1〇2)、銅鎵氧化物 (CuGa02)、銅銦氧化物(Culn02)或其組合；半導體材料 可選自矽（Si)、砷化鎵(GaAs)、铪鑭氧化物(HfLaO)、矽 化鈦(TiSi2)、氮化鈦(TiN)、氮化纽(TaN)或其組合；以 及’導電材料可選自金(Au)、鉑（Pt)或其組合。該外披 覆層3之沈積厚度較佳介於1〇〇至1000奈米之間。 如第1D及3圖所示，在本實施例中，該外彼覆層3 較佳選自二氧化矽’其利用化學氣相沈積(CVD)方式在 12 201105571 不米線2表面上鍍著二氧化石夕之外坡覆層3。 該外披覆層3之最終平均沈積厚度約為麵奈米（即i 微未）’該外彼覆層3完全包覆該奈米線2之所有表面， 並同時包覆該晶種層11之表面。值得㈣的是，本發 明可藉由·化學氣相沈積製程之沈積時間或沈積速 度等參數來控制該外披覆層3之沈積厚度，進而可調變 後續中空奈米管3,之管壁厚度。 ★請參照第1E圖所示，本發明較佳實施例之中空奈 米&結構之製造方法第四步驟係：選擇性關該外彼覆 層3之頂端’以裸露該奈米線2之頂端。在本步驟中， 本發明可利用乾式或濕式之非等向性㈣（anisotropic etching)方式選擇性韻刻該外披覆層3之頂端。例如， 右該外披覆層3之材料為二氧化石夕’則該乾式餘刻方式 較佳選自感應麵合㈣(induetively e卿led咖麵，ICp) 姓刻或反應性離子餘刻（reactive i〇n，RIE)，及 晟式餘d方式較佳選自緩衝氧化物餘刻（匕任沉 etching，BOE)，但並不限於此。上述選擇性蝕刻亦可 能依該外披覆層3之材料不同而加以改變。當選擇使用 感應耦合電漿時，其蝕刻條件為：射頻RF功率80瓦 (W)、感應耦合電漿(Icp)功率25〇〇瓦、蝕刻速率45埃 /秒(A/sec)、真空條件7 5χ1〇-9托㈦…、氮化碳(C4Fs) 氣體流量45立方公分/分鐘(seem)，及該外披覆層3之 頂端的蝕刻長度介於10至5〇〇奈米之間，較佳介於1〇〇 至500奈米之間。 13 201105571 如第IE、Μ及4B圖所*，在本實施例中，本發明 利用感應麵合電漿及上述蝕刻條件蝕刻處理二氧化矽 之外坡覆層3 ’其中感應輕合電裝僅會餃刻該外披覆層 3之頂端-預定長度(例如約〇.5微米），以裸露出該奈 来線2之頂端，該奈米線2之頂端的裸露長度實質對雇 於該外披Μ 3之_的_長度。該外彼覆層3的剩 餘長度則可決錢續中空奈米管3,的最終長度。換士 藉由控制蝕刻製程的條件

一 μ吠疋级外彼覆層 之頂端的_長度及後續中空奈米f 3，的最終長度 外’在第四步驟期間，亦可調控製程條件以同時钱射 除該晶種層11表面上之外披覆層3，但依產品需求式 了成保留該晶種層11上之外披覆層3。 請參照第1F圖所示，本發明較佳實施例之中空> ，管結構之製造方法第五步驟係··移除整條該奈㈣ 2’而留下中空狀之該外披覆層3,以形成數個中空碑 =管3’。在本步財，本發日驗佳利㈣絲刻方式來 移除整條該奈米線2，也就是依 ^. 疋攸忑不水線2之材料來遲 之ί二童厂合洛液進行蝕刻。例如’當該奈米線: 酸!鋅或氧化鎳時，化學混合溶液較佳選㈣ 二了液。該磷酸混合溶液之調配包含去離子水:磷 下 =ΓΡ〇4): ^_C1)=5G··5:卜則條件為：室溫 下蝕刻處理5至1〇分鐘。 ^第1F及5圖所示’本發明先將去離子水谓毫 m、鱗酸50毫升與鹽酸1()毫升概成璘酸混合溶 201105571 液’接著再將第四步驟處理後之基板1浸入磷酸混合溶 液，在室溫下靜置5至1〇分鐘。藉此，磷酸混合溶液 將先餘刻該奈米線2裸露之頂端，接著往該外彼覆層3 内部之奈米線2進行钱刻，直到移除整條該奈米線2而 留下中空狀之該外坡覆層3。藉此，本發明即可初步獲 得中空奈米管3’。如第5圖所示，該中空奈米管3,之 頂端因第四步驟之選擇性蝕刻的關係，有時會殘留一小 段毛邊在其頂端的開口處，但可藉由調整第四步驟之選 擇性餘刻條件來減少毛邊。惟，本發明亦可能刻意設計 形成上述毛邊形狀，以將其應用於製作某些特殊需求的 微機電元件。 凊參照第6A、6B及6C圖所示，其揭示本發明較佳 實施例在第二、第四及第五步驟期間之能量散射光譜 (energy dispersive spectrum，EDS)材料特性分析圖，其 中第6A圖對應於第1C圖之氧化鋅奈米線2;第圖 對應於第1E圖裸露頂端之二氧化矽外披覆層3及氧化 鋅奈米線2 ;及第6C圖對應於第1F圖之二氧化石夕中空 奈米管3’。如圖所示，由主要元素波形訊號可以證實所 製得的各步驟臨時產物分別為氧化鋅(Zn0)、氧化辞及 二氧化石夕(ZnO+Si〇2)及二氧化石夕（si〇2)之材料。同時， 散射光譜中出現有少許之翻(Pt)訊號，其係因進行掃描 式電子顯微鏡(scanning electron microscope，SEM)照相 觀測前之鍍始程序所造成。 請參照第7圖所示，其揭示本發明較佳實施例在第 15 201105571 二、第四及第五步驟期間之光穿透特性量測結果分析 圖’其中（a)曲線對應於第1C圖之氧化鋅奈米線2，其 平均長度及線徑分別為2微米（um)及200奈米（nm);(b) 曲線對應於第1E圖裸露頂端之二氧化矽外彼覆層3及 氧化鋅奈米線2，該外披覆層3之厚度為1微米，該奈

来線2裸露的長度為0.5微米；及(c)曲線對應於第1 f 圖之二氧化矽中空奈米管3’，其平均長度及内孔徑分別 為1.5微米（um)及200奈米（nm)。如圖所示，利用穿透 率量測儀器可以發現，在可見光波段(4〇〇至8〇〇nm)的 範圍内，二氧化矽奈米管2的樣品具有平均92%以上的 透光率(transmittance)’與氧化鋅奈米線2(約78至8〇%) 裸露頂端之二氧化矽外披覆層3及氧化鋅奈米線2的樣 品（約77至80%)比較起來有12%以上的增幅。由光穿 透特性的量測可證明本發明製作的中空奈米管3，對於 光電子元件之應用具有極大潛力。 如上所述，相較於習时空奈米管之製造方法具有 設備費用^卩、;t程複雜耗時、製作成本偏高、無法製 作不财高溫的元件、影響元件的光電特性，以及= 成某些奈米材料之t空奈米管結構等缺點，第认 =本發明之中空奈米管結構之製造方法具有下列優 1 I私不^合南昂之金屬有機化學葬 沈積M〇CVD等蠢晶或長晶製程設備，故可降低^ 設備的需求’以減少設備成本及製程的複雜度； 201105571 ()、,本發明製輕簡易、可製作大面積基板，在成長 中空奈米管後，再加以裁切，故有利於量產製造微機電 π# ϋ目對降低元件製造成本； (3)、本發明之中空奈米管成長不需使用觸媒，於大 面積基板上具垂直排列之特性，因此有利於製作單一方 向之均一奈米管，故可提高奈米管之均一性及製作良 率；

()本·!χ明之水熱法成長奈米線、坡覆沈積外披覆 層及乾式Λ!式軸等製程皆屬低溫製程，所需製程溫 度，對tc低’不致降損後續元件之光電性能，並可將不 时间/皿的材料製作成中空奈歸，故可擴大製程適用領 域及提升元件光電特性； (5)本發％ H由在水熱法期陳制奈祕之直捏與 長度、在外披覆層鍍著期間控制外披覆層之沈積厚度， =及在選擇性餘刻期間控制奈米線之裸露長度等參 m準控制最終中空奈米管結構之長度、内孔 ^夕。仏及管壁厚度等條件，故可提高奈米管尺寸精度 及產品設計裕度；以及 」二本發明製程是藉由奈米線及外披覆層來製作中 心穴二此只要材料能披覆沈積於奈米線上成為外 乎管二構^用以製作出中空奈米管結構，因而中空奈 二=料選擇較不受限於製輕本身，故可增加元 件材科之可選擇性及產品設計裕度。 雖然本發明已以較佳實施例揭露，然其並非用以限 201105571 • 制本發明’任何熟習此項技藝之人士，在不脫離本發明 之精神和範圍内，當可作各種更動與修飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 第^^、10、1£及巧圖：本發明較佳實施例 之中空奈米管結構之製造方法之流程示意圖。 第2圖：本發明較佳實施例利用水熱法製備氧化鋅奈米 豢 線(zn〇-NWS)之電子顯微影像圖（3〇,〇〇〇倍）。 丁 第3圖：本發明較佳實施例利用化學氣相沈積(cv切方 式在氧化鋅奈米線表面上鍍著二氧化矽(Si〇2)外披覆層 之電子顯微影像圖（1〇,〇〇〇倍）。 第4A及4B圖：本發明較佳實施例利用感應耦合電漿 (ICP)蝕刻二氧化矽外披覆層頂端以裸露氧化鋅奈米線 頂端之電子顯微影像圖（10,〇〇〇倍），其中第4八及43圖 鲁分別為侧視圖及上視圖。 =5A及5B圖：本發明較佳實施例利用磷酸/鹽酸混合 溶液餘刻移除整條氧化鋅奈米線形成二氧化石夕中空奈 米B結構之電子顯微影像圖（3〇,〇〇〇倍），其中第5A及 5B圖刀別為侧視圖及上視圖。 ^ 6A 6B及6C圖：本發明較佳實施例在不同製程步 P 之月b 1 散射光譜（energy dispersive spectrum， EDS)材料特性分析圖（χ軸：能量，千電子伏; γ

車由強度，任意單位a.u.)，其中第6Α圖對應於第1C 201105571 •圖之氧化鋅奈米線；第6B圖對應於第1E圖裸露頂端 之二氧化矽外披覆層及氧化鋅奈米線；及第6C圖對應 於第1F圖之二氧化矽中空奈米管。 第7圖：本發明較佳實施例在不同製程步驟期間之光穿 透特性量測結果分析圖（X軸：波長，奈米nm ; Y軸： 透光率，百分比％)，其中（a)曲線對應於第1C圖之氧化 鋅奈米線；（b)曲線對應於第1E圖裸露頂端之二氧化矽 外披覆層及氧化鋅奈米線；及(c)曲線對應於第1F圖之 ® 二氧化矽中空奈米管。 【主要元件符號說明】 1 基板 11 晶種層 2 奈米線 3 外彼覆層 3’中空奈米管 19

Claims (1)

1. 201105571 七、申請專利範圍： 1. 一種中空奈米管結構之製造方法，其包含： 準備一基板； 在該基板上成長數個奈米線； 在該奈米線之表面上形成一外披覆層； 選擇性蝕刻該外坡覆層之頂端，以裸露該奈米線之頂 端；及 移除整條該奈米線，而留下中空狀之該外披覆層，以 • 形成數個中空奈米管。 2. 如申請專利範圍第1項所述之中空奈米管結構之製 造方法，其中該基板之材料選自半導體材料、玻璃、 陶磁、金屬、高分子聚合物或藍寶石。 3. 如申請專利範圍第1項所述之中空奈米管結構之製 造方法，其中先在該基板上沈積一晶種層，再利用該 晶種層成長該奈米線。 4. 如申請專利範圍第3項所述之中空奈米管結構之製 ^ 造方法，其中該晶種層之材料選自具高抗酸鹼性之導 電金屬材料或半導體材料。 5. 如申請專利範圍第4項所述之中空奈米管結構之製 造方法，其中該具高抗酸鹼性之導電金屬材料或半導 體材料選自銘鋅氧化物、銦鋅氧化物、鎵鋅氧化物或 氧化鋅。 6. 如申請專利範圍第3項所述之中空奈米管結構之製 造方法，其中該晶種層之厚度介於100至500奈米之 201105571 間 =申晴專利範圍第3項所述之中空奈来管結構之製 =方法’其中水熱法在該基板之晶㈣上成長該 奈米線。 8.如生申請專利範圍第7項所述之中空奈綺結構之製 9 ΓΓ法，其中該奈米線之材料選自氧化鋅或氧化鎳。 .如申請專利範圍帛8項所述之中二 造方法，其中該水熱法係利用__二== ::合溶液在該基板之晶種層上成長氧 1。·=::?圍第9項所述之中空奈米管結構之製 之間 奈米線之成長溫度係介於30至i〇〇°c 1L如J請專利範圍第i項所述之中空奈米 :二用化_沈積、直_頻濺 外披=或電子束沈積在該奈米線之表面上形成該 12.如申請專利範圍第】項 r’其懈 13.如申請專利範圍第12項所述之中空 造方法’其中該外被覆層之材料:緣構之製 體材料、導電犲料或其組合。、自縣材料、半導 14.如申請專利範圍第13項所述之令空奈米管結構之 21 201105571 =方法’其中1¾絕緣材料選自二氧化石夕、氮化石夕、高 ’I電係數材料、㉖鋅氧化物、銦鋅氧化物、鎵辞氧化 \氧化銦錫、氧化鎳、銅蝴氧化物、銅銘氧化物、 銅鎵氧化物、銅錮氧化物或其組合丨該半導體材料選 自石夕、坤化錄、給鑭氧化物、石夕化鈦、氮化鈦、氮化 钽或其組合；及該導電材料選自金、鉑或其組合。 15. 如申請專利範圍第丨項所述之中空奈米管結構之製 造方法’其中該外披覆層之厚度介於100至1000奈 米之間。 16. 如申凊專利範圍第1項所述之中空奈米管結構之製 造方法’其中利用乾式或濕式之非等向性蝕刻方式來 選擇性_該外披覆層之頂端。 17. =申料利範圍第16項所述之中空奈米管結構之製 造方法，其中該乾式蝕刻方式選自感應耦合電漿蝕刻 或反應性離子蚀刻’及該濕絲刻方式選自緩衝氧化 物触刻。 18. ^申清專利範圍帛丨項所述之中空奈米管結構之製 &方法’其中該外披覆層之頂端的㈣長度介於10 至500奈米之間。 19. ：^申μ專利範圍冑i項所述之中空奈米管結構之製 ie方法’其巾利缝柄財式移除整條該奈米線。 20. ^申凊專利範圍第19項所述之中空奈米管結構之製 造方法，其中能式仙使用雜混合溶液。 22