TW201023253A - Surface treatment for molecular bonding - Google Patents
Surface treatment for molecular bonding Download PDFInfo
- Publication number
- TW201023253A TW201023253A TW098137770A TW98137770A TW201023253A TW 201023253 A TW201023253 A TW 201023253A TW 098137770 A TW098137770 A TW 098137770A TW 98137770 A TW98137770 A TW 98137770A TW 201023253 A TW201023253 A TW 201023253A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- insulating layer
- layer
- substrates
- connection
- Prior art date
Links
- 238000004381 surface treatment Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000005498 polishing Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000009832 plasma treatment Methods 0.000 claims abstract description 8
- 239000000126 substance Substances 0.000 claims description 15
- 230000004913 activation Effects 0.000 claims description 12
- 238000005304 joining Methods 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000003486 chemical etching Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- 238000005728 strengthening Methods 0.000 claims description 3
- 238000006116 polymerization reaction Methods 0.000 claims 1
- 230000003213 activating effect Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 3
- 230000007547 defect Effects 0.000 description 34
- 235000012431 wafers Nutrition 0.000 description 19
- 239000011800 void material Substances 0.000 description 16
- 210000002381 plasma Anatomy 0.000 description 13
- 239000000463 material Substances 0.000 description 9
- 239000002245 particle Substances 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000007667 floating Methods 0.000 description 5
- 229910001868 water Inorganic materials 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 4
- DIOQZVSQGTUSAI-UHFFFAOYSA-N decane Chemical compound CCCCCCCCCC DIOQZVSQGTUSAI-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000005201 scrubbing Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- WJMXTYZCTXTFJM-UHFFFAOYSA-N 1,1,1,2-tetraethoxydecane Chemical compound C(C)OC(C(OCC)(OCC)OCC)CCCCCCCC WJMXTYZCTXTFJM-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005119 centrifugation Methods 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- GSWAOPJLTADLTN-UHFFFAOYSA-N oxidanimine Chemical compound [O-][NH3+] GSWAOPJLTADLTN-UHFFFAOYSA-N 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- CPTBDICYNRMXFX-UHFFFAOYSA-N procarbazine Chemical compound CNNCC1=CC=C(C(=O)NC(C)C)C=C1 CPTBDICYNRMXFX-UHFFFAOYSA-N 0.000 description 1
- 229960000624 procarbazine Drugs 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004901 spalling Methods 0.000 description 1
- 239000001993 wax Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Element Separation (AREA)
Description
201023253 六、發明說明: 【發明所屬之技術領域】 本發明係關於藉由分子連接將若干晶圓或基板組裝在一 起之領域。更精確言之’本發明係關於使用分子連接以在 兩個基板間提供黏著性,該兩個基板之至少一者呈現完全 或部分經結構化之連接表面,即,非平面,特定言之此係 因為存在組件、電路、圖案化等。此等基板係稱為「圖案 化之基板」或「結構化之晶圓」。本發明可與任何基板表 面獲得較強之黏著性,該基板表面需經拋光(例如,在總 成形成埋入絕緣物後,在沈積一絕緣層後)且不適合於暴 露於較高固結溫度下(適用於例如使用Smart Cut技術執行 轉移時或形成異質結構時)。 【先前技術】 圖1A至圖1E顯示如何使用分子連接以引起初始基板ιι〇 黏附於最終基板或支撐基板12〇上而製成異質結構。如圖 1A所示,初始基板11〇在其黏著表面11(^上包含複數個電 路 111a至llld。 於眾所周知方式下,藉由分子連接(亦稱為「直接晶圓 連接」或「熔化連接」)達成黏著之技術係呈現極佳地為 平面(「鏡面拋光」)之表面的兩個基板連接在一起,且無 需施加任何黏著劑(黏膠、焊料等)。通常藉由局部施加: 麼力於已緊密接觸之兩個基板上而起始連接。其後在數秒 内連接波傳播遍及該等基板之整個範圍。 為使初始基板〗10與支撐基板12〇緊密接觸在該第一基 144333.doc 201023253 板之表面ll〇a上沈積氧化物層ii2,例如四乙氧基原石夕燒 (TEOS)層(圖1B)。然而’如圖1B所示,所沈積之氧化物層 遵循存在於表面110a上之組件lllai1Ud的浮雕刻痕。氧 化物層112其後藉由化學機械拋光(CMP)而拋光(圖1C)。其 後清洗、乾燥及擦洗(例如,在稱為「擦洗器」之裝置中) 以此方式抛光之層112之表面112a以獲得與分子連接相容 之表面狀態。 此外,支撐基板係覆蓋於(例如)藉由氧化該基板表面而 形成之一熱氧化物層121中,以促進與沈積於初始基板上 之氧化物層112的分子連接(圖1B)。在形成熱氧化物層121 後’製備其表面121a以用於連接。用於製備表面12U之處 理視需要獲得之連接能量而不同。若需要獲得標準位準之 連接能量(即,相對弱之位準),則可藉由執行化學機械拋 光其後接著清洗而製備表面121a。否則,若需要在兩個基 板之間獲得較強之連接能量,則表面1213之製備包括rca 類型之清洗(即,經調適用以移除顆粒及烴類之SC1槽 (NH4〇H、H2〇2、H2〇)與經調適用以移除金屬污染物之 SC2槽(HC1、H2〇2、HzO)的組合)、電漿表面激活、額外清 洗及其後之擦洗。 一旦製備表面112a及121a後’使兩者緊密接觸且施加壓 力於該兩個基板之一者上以起始連接波在接觸之該兩個表 面之間的傳播(圖1D)。隨後藉由在大約介於3〇〇。〇至斗⑼^ 之範圍内的溫度下執行熱退火而強化連接。 其後藉由薄化初始基板110以形成一轉移層113而繼續製 144333.doc 201023253 造異質結構。最終’該結構經受一邊緣滾離操作以移除存 在於轉移層2 13之邊緣處的切角或落差。因此,如圖1£所 示,獲得包括支撐基板120及轉移層113之一異質結構 100 ° 然而’此一異質結構在轉移層與支撐基板之間的連接界 面處具有剝落問題,尤其是在邊緣滾離期間。更精確言 之’脫落問題對應於轉移層在該層周邊附件之特定區域中 的脫層。由於存在切角及落差,連接能量在該層之耦合附 近較弱。因此,在此一位置處脫落可導致該層在其連接界 面處與支撐基板部分分離。 此脫落現象可藉由強化分子連接能量’例如藉由電漿激 活支撐基板之連接表面而受到限制,如上文所述。 然而’雖然強化連接能量使脫落問題受到限制,但在轉 移層仍觀察到諸如邊緣空隙之缺陷。邊緣空隙係由連接所 致之缺陷,且通常在最終結構(一般為圓形晶圓之形式)之 周邊處觀察到。此等邊緣空隙為轉移層中或連接界面處的 洞或氣泡(例如,具有約1〇微米(μπι)至250微米之直徑),且 對應於初始基板未轉移至支撐基板的區域。邊緣空隙通常 出現在支撐基板(圓形晶圓)上薄層結構的邊緣處(周邊區 域)。邊緣空隙係位於離晶圓邊緣通常介於1毫米(mm)至6 毫米之範圍内的距離處。 因此邊緣空隙為晶圓邊緣處與較差之連接相關的宏觀缺 陷。鑑於此等空隙之尺寸,其等構成破壞性缺陷,位於至 少一邊緣空隙處之電子組件必然為缺陷性。圖2非常概略 144333.doc 201023253 性地顯示在連接及用以強化該連接之熱處理後的—結構 10,其中該組裝在一起之基板的至少一連接表面經受過化 學機械拋光。在本發明之背景内容中,且如圖2所示,觀 察到邊緣空隙類型缺陷;與「標準」邊緣空隙丨丨相比,該 等邊緣空隙類型缺陷包括存在於晶圓邊緣處且看起來與由 . 拋光步驟所致之缺陷(例如,微觀刮痕)對準的缺陷12。然 而’並非所有此等缺陷在連接後皆可直接觀察到,而可能 在用於強化連接界面之熱處理步驟後可變得顯而易見。 ® 本發明已提出用於減少在兩個基板之分子連接期間出現 之邊緣空隙類型缺陷之方法。文件US 2007/0119812提出 由如下組成之一種方法:藉由加熱或藉由粗糙化而以致使 控制(且尤其是減緩)連接波之傳播速度的方式修改用於總 成之該兩個基板的至少一者之表面狀態。 【發明内容】 本發明之一目的係:藉由提出一種可在兩個基板間獲得 φ 良好分子連接之解決方案而改進上述缺陷,該兩個基板之 至少一者經受過化學機械拋光;且如此做的同時限制缺陷 且尤其是邊緣空隙類型之缺陷的出現。 , 為此目的’本發明提出一種藉由分子連接而將一第一基 板連接至一第二基板上的方法’該方法包括如下步驟:在 該第一基板之連接面上形成一絕緣層(例如,一氧化物); 化學機械拋光該絕緣層;藉由電漿處理激活該第二基板之 連接表面;及藉由分子連接將該兩個基板連接在一起;在 §亥方法中’在化學機械拋光步驟之後且在連接步驟之前, 144333.doc 201023253 根據本發明執行一步驟:姓彳 少诹蝕刻形成於該第一基板上之該絕 緣層的表面。 藉由消除大部分缺陷或藉由降低由化學機械拋光所致之 缺陷(到痕、顆粒等)的影響及/或藉由修改該等缺陷之形 貌此V驟用以減少或消除在分子連接程序期間可位於連 接波之傳播路徑上的障礙物,藉此非常明顯地減少或甚至 消除邊緣空隙類型缺陷之出現。因此,在此傳播之末端, 在已接觸之基板的整個表面上獲得連續之連接界面。此避 免出現通常在使用先前技術之該連接或強化該連接後觀察 到之邊緣空隙類型缺陷。 在蝕刻期間移除之絕緣層的厚度係至少20埃(人),且較 佳地為至少50埃,例如介於100埃至300埃之範圍内。 在本發明之一態樣中,該方法進一步包含使用電漿處理 以激活形成於該第一基板上之絕緣層的表面,該激活係在 蝕刻絕緣層之該表面的步驟後執行。 在本發明之另一態樣中,該方法進一步包含:在蝕刻形 成於該第一基板上之絕緣層的表面、在經蝕刻之絕緣層的 該表面上沈積一精細氧化物層的步驟後,隨後可藉由電裝 處理執行該精細氧化物層之表面的激活。 特定言之可在70°C之溫度下使用SCI溶液(含1體積之氣 氧化銨(NH4〇H)及5至22體積之過氧化氫佴2〇2)及5體積之 去離子水(H2〇)的混合物)執行蝕刻至少5分鐘之持續時 間,或確實在「室」溫(通常視為約25°C)下利用含氫氣酸 (HF至少1%)之溶液執行蝕刻小於1分鐘(即數秒,例如1〇 144333.doc 201023253 秒)之持續時間。 在本發明之另—能接_ & 成於嗜第絕緣層(例如,氧化物)亦形 艰^、口豕第一基板上。在 ^ . 運接之刖,氧化物層之表面可藉由 電漿處理而激活明加連接能量。 '、先前技術之方法不同,藉由在CMp之後可製備氧化物 連接表面的本發明之方法,該或該等激活對邊緣空隙 31缺陷之出現的影響係明顯受到限制或甚至得以消除。
一f:發明之另-態樣中,第-基板在其連接表面之至少 一部分上包含^干粗件。在此等情形下用於強化連接之 退火步驟可在連接後且在小於50(TC之溫度下執行。 ;本發月之方法可同時在相對較大之基板之間獲得連 接能量(特定言之藉由激活連接表面),及防止邊緣空隙類 型缺陷出現’藉由將兩個基板連接在_起而獲得之結構可 經受邊緣滾離’同時減少來自連接界面脫離之任何風險。 【實施方式】 本發明之其他特徵及優點出現在閱讀藉由非限制性指示 及參考附圖而給出之以下描述時。 本發明之方法大體上適用於使用分子連接以引起兩個基 板或晶圓彼此黏附,其中該兩個基板之至少一者在其連接 表面上包含一絕緣層(例如,氧化物層),該絕緣層係藉由 化學機械拋光而平坦化。 本發明之方法發現如下特定(但非排它)之應用:使用分 子連接以在一初始或供體基板(亦稱為「頂」基板)上獲得 黏著性’該初始基板在其連接面上呈現浮雕刻痕以需要沈 144333.doc -9- 201023253 積並平坦化氧化物層以使分子連接變得可行。 更特定言之本發明適用於將在其等之表面或面上包含由 形成組件所致之浮雕刻痕的若干基板連接在一起。此處使 用術語「組件」意指使用不同於晶圓之材料且對通常用於 強化連接界面之高溫敏感的材料製成的任何類型之元件。 此等組件尤其對應於形成一電子組件或複數個電子組件的 所有或一部分之元件(諸如電路或接觸件或確實作用層), 該或該等電子組件若暴露於高溫下則可受到損壞甚至毀 損。連接之基板可包含具有彼此不同且在高溫下易引起可 使總成變形及/或損壞之差式膨脹的膨脹係數之若干材 料。 換言之,該基板不適合於在連接後經受高溫退火,如同 在使用Smart Cut技術轉移一層時(例如)使一植入基板經 受高溫退火一般。因此,該等基板之間的連接能量係受限 的’因此需要激活用於總成之該兩個基板(即,支樓基板 及/或「供體」基板)的連接表面之至少一者,以增加連接 月t*里。此激活係藉由電毀處理而執行,如上文所解釋,電 衆處理係在連接波之傳播期間及之後導致出現邊緣空隙類 型缺陷的一種來源。 眾所周知,分子連接(亦稱為直接連接)之原理係基於兩 個表面之間的直接接觸’即無需使用任何特定連接材料 (黏著劑、蠟、焊料等)。此一操作需要連接表面足夠平滑 (無顆粒或污染)’且彼此足夠接近(通常在小於數奈米之距 離處)以起始接觸。在此等情形下,兩個基板之間的吸引 144333.doc 201023253 力足夠高以引起分子連接(由待連接在—起之兩個表面的 原子或分子之間的電子交互作用之所有吸引力(凡得瓦力) 而引起的連接)。 化學機械拋光係一種已為人熟知之拋光或平坦化技術, 且其利用與一拋光溶液結合之織物,該拋光溶液含有適合 於化學侵蝕層表面之試劑(例如,NH4〇H)及適合於機械侵 蝕該表面之磨粒(例如,二氧化矽顆粒)兩者。 然而,CMP會在經拋光氧化物層之表面上及其下方(達 一受限之深度)導致諸如顆粒、到痕等缺陷。此等缺陷在 連接波之傳播路徑上形成障礙物,該等障礙物引起如上文 所述之邊緣空隙類型缺陷之出現。已觀察到特定空隙可存 在於晶圓之邊緣處及在由拋光所致的「微刮痕」缺陷之對 準中。因此,此等缺陷有益於形成/成核邊緣空隙類型缺 陷。 ' 如下文詳細描述,本發明提供一種分子連接方法,其中 φ 在化學機械拋光沈積於基板之連接表面上的氧化物層後, 對氧化物層之表面執行化學蝕刻以防止在隨後之分子連接 期間形成邊緣空隙類型缺陷。 . 本發明之方法適用於特定言之使用半導體材料(諸如 石夕、錯、玻璃、石英、藍寶石等)製成之基板或晶圓。待 組裝在一起之基板或晶圓特定言之可具有1〇〇毫米、毫 米、200毫米或300毫米之直徑。該等晶圓在其等表面之大 部分上或僅在受限之區域上包含微組件。 下文參考圖3 A至圖3G及圖4描述一種由初始基板21〇(頂 144333.doc 201023253 部)及最終基板或支撐基板220(基座)製成異質結構的方 法。 如圖3A所示,初始基板210在其連接面210a上包含複數 個電路211 a至2lid且在連接面210a上形成浮雕刻痕部分。 初始基板可由矽晶圓或諸如絕緣物上覆矽(SOI)類型之社 構的多層結構構成。最終基板220係由矽晶圓構成。 為使初始基板210與最終基板220緊密接觸,在該第一基 板之面210a上沈積一絕緣層’在此實例中沈積氧化物層 212(例如,四乙氧基原矽烷(TE0S)氧化物)(步驟S1及圖 3B)。例如,可等同地使用諸如矽烷或包含硼(諸如硼鱗石夕 玻璃(BPSG))之氧化物的其他氧化物。氧化物層212係(例 如)藉由電漿增強化學汽相沈積(PECVD)或藉由低壓化學汽 相沈積(LPCVD)(諸如金屬有機化學汽相沈積(mocvd))而 製成。層212具有大約介於〇.丨微米至1〇微米之範圍内的平 均厚度。 如圖3B所示,沈積氧化物層212遵循存在於面2U上之組 件211a至21 Id之浮雕刻痕的形狀,氧化物層212其後經受 CMP(步驟S2及圖3C)。 根據本發明,氧化物層212經受化學蝕刻以防止在分子 連接期間形成邊緣空隙類型缺陷(步驟S3及圖3D)。 在化學蝕刻期間,移除氧化物層之至少2〇埃的厚度y圖 3C)以消除或至少限制缺陷(顆粒、刮痕等)之影響,該等缺 陷由CMP所致且對連接後出現邊緣空隙類型缺陷負責。 此化學餘刻可藉由在「室」溫(通常視為約25^ )下將層 144333.doc •12- 201023253 212在含1%氳氟酸(HF)之溶液中浸潰小於}分鐘(即數秒, 例如10秒)之持續時間。 蝕刻時間經測定為使用之蝕刻溶液的本質及/或濃度及/ 或im·度之函數(此等參數定義钱刻速率)。 憑藉以此方法蝕刻之層212之表面212a,較佳地達介於 , 100埃至300埃之範圍内的厚度,其後清洗、乾燥及擦洗該 表面以獲得與分子連接相容之表面狀態且因此形成初始基 板210之連接表面(步驟S4)。以已知之方式且特定言之如 美國專利US 7 235 461號所述,表面212a可藉由通常具有 圓柱形狀之旋轉刷來擦洗。該刷在其周邊表面上可具有組 織狀材料(諸如聚合物)以用於輕輕地接觸層212之表面 212a 在擦洗期間,攜帶層212之初始基板21〇可設定為旋 轉。擦洗亦可在水流(可與氨相關(稀氨))下執行。 此外,支撐基板係覆蓋於(例如)由氧化該基板表面而形 成之一熱氧化物層221中,以促進與沈積於初始基板上之 φ 氧化物層212之分子連接(步驟S5及圖3B)。在形成熱氧化 物層221後,製備其表面221a以用於連接(步驟%及圖 3C)。 為在兩個基板之間獲得較高之連接能量,表面22U可藉 由電漿處理而激活。當用於強化連接之退火得以執行的溫 度係受限時,此激活係特別有利。 對應於初始基板210之連接表面的層212之表面212a亦可 藉由電漿處理而激活。然而,此激活係在蝕刻步驟後執 行。將此等步驟之順序顛倒’將導致蝕刻步驟消除由電漿 144333.doc -13- 201023253 處理產生之激活效果。 因此,該(該等)表面可暴露於基於氧氣、氮氣、氬氣或 其他材料之電漿中。 用於此目的之設備尤其可在最初經設計用於利用電容性 耦合或利用感應耦合電漿(ICP)執行反應性離子蝕刻 (RIE)。為獲取進一步之細節,可參考例如Sanz-Velasco等 人著作名稱為"Room temperature wafer bonding using oxygen plasma treatment in reactive ion etchers with and without inductively coupled plasma" (Journal of Electrochemical Society 150, G155, 2003)之文件。 此等電漿亦可藉由使用磁性增強反應性離子蝕刻 (MERIE)類型之設備而浸入一磁場中,尤其是為避免帶電 物質朝向反應器壁擴散。 電漿之密度可經選擇為如在高密度電漿(HDP)—般低、 中等或高。 實務上藉由電漿達成之連接激活涉及先前之化學清洗步 驟,諸如RCA清洗(即,使用經調適用以移除顆粒及烴類 之SCI槽(NH4OH、H202、H20)與經調適用以移除金屬污 染物之SC2槽(hch、h2o2、H20)的組合),其後接著將表面 暴露於電漿中數秒至數分鐘》 在暴露於電漿後可執行一或多個清洗操作,諸如於水中 沖洗及/或於SCI中清洗,視需要地其後接著藉由離心分離 而乾燥,尤其是為移除在暴露期間引入之污染物。然而, 此類清洗可由使污染物之大部分得以消除的擦洗來取代。 144333.doc -14- 201023253 一旦製備表面21 2a及221 a後,使其等緊密接觸且施加壓 力於该兩個表面之一者以起始接觸中的該兩個表面之間的 連接波之傳播(步驟S7及圖3E)。 該連接其後藉由執行熱退火而強化(步驟S8)。當初始基 板包含諸如本實施例中之組件時,用於強化連接之退火係 在較佳地為小於5〇(TC之溫度下執行,在該溫度下諸如鋁 或銅之特定金屬開始蠕變。 藉由薄化初始基板210以形成一轉移層213而繼續製造異 質結構(步驟S9及圖3F)。最終’該結構經受邊緣滾離以移 除存在於轉移層213之邊緣處的切角及落差(步驟si〇)。如 圖3G所示’此產生包括支撐基板22〇(具有其熱氧化物層 221)及轉移層213之一異質結構200。 在本發明之變體中,形成三維結構作為層之堆疊,即, 藉由將一個或多個額外層轉移至頂層上。在額外層之每次 轉移之前’可在暴露層上沈積氧化物層(例如,TEOS氧化 物層)以促進組裝及保護邊緣滚離區域(其中暴露下伏晶圓 之材料)使其等免受隨後之化學侵害。其後可對各層轉移 應用根據本發明之表面製備步驟。 在一特定實施方案中,該等微組件層之一者可包括若干 影像感測器。 在另一實施方案中’在第二支撐晶圓中預先形成組件, 其後與構成轉移層之第一晶圓進行組裝。在此等情形下, 代替熱氧化支撐晶圓(由於存在組件故此係不可能的),可 藉由沈積形成絕緣物。 144333.doc •15· 201023253 在一變體實施方案中,代替藉由蝕刻消除CMP缺陷,或 除該钮刻外’可設想在CMP及/或蝕刻後沈積一精細氧化 物層’以避免此等缺陷對連接品質之有害影響。該精細氧 化物層可例如具有介於數埃至300奈米(nm)之範圍内的厚 度’例如’介於500埃至1〇〇〇埃之範圍内,該層係使用基 於氧氣及矽烷之電漿而於例如高密度電漿室中沈積。在拋 光及餘刻後之此沈積步驟可藉由電漿處理該經沈積之精細 氧化物層之表面的激活步驟而完成。 【圖式簡單說明】 圖1A至圖1E係顯示製成一異質結構之先前技術方法的 圖解視圖; 圖2A係藉由將兩個基板組裝在一起而形成之先前技術結 構的高度圖解視圖; 圖3A至圖3G係顯示如何藉由實施本發明之一種連接方 法而製成一異質結構的圖解視圖;及 圖4係在製成如圖3A至圖3G所示之三維結構時所實施之 步驟的流程圖。 【主要元件符號說明】 10 11 12 100 110 110a 結構 「標準」邊緣空隙 缺陷 異質結構 初始基板 黏著面 144333.doc 16- 201023253
llla/lllb/lllc/llld 112 112a 113 120 121 121a 200 210 210a 211a/211b/211c/211d 212 213 220 221 221a 電路 氧化物層 表面 轉移層 最終基板/支撐基板 熱氧化物層 表面 異質結構 初始基板 連接面 電路 氧化物層 轉移層 最終基板/支撐基板 熱氧化物層 表面 144333.doc -17·
Claims (1)
- 201023253 七、申請專利範圍: 1. 一種藉由分子連接將一第一基板(21〇)連接於一第二基板 (220)上之方法,該方法包括如下步驟: 在該第一基板(210)之連接面(210約上形成—絕緣層 (212); .化學機械拋光該絕緣層(212); 藉由電漿處理激活該第二基板(22〇)之該連接表面;及 藉由分子連接將該兩個基板(2 1〇、22〇)連接在一起; ^ 該方法之特徵為··在該化學機械拋光步驟之後且在該 連接步驟之前,該方法進一步包括蝕刻形成於該第一基 板上之該絕緣層(212)的該表面(212a)之步驟。 2.如研求項丨之方法,其特徵為其進一步包含使用電漿處 理以激活形成於該第一基板上之該絕緣層(212)的該表面 (21 2a),该激活係在蝕刻該絕緣層(2〗2)的該表面之該步 驟之後執行。 3·如叫求項1之方法,其特徵為:在蝕刻形成於該第一基 板上之該絕緣層(212)的該表面(212a)之該步驟之後,該 方法進一步包含在該經蝕刻之絕緣層的該表面上沈積一 精細氧化物層。 士 °青求項3之方法,其特徵為··其進一步包含使用電聚 處理以激活該精細氧化物層之該表面。 如吻求項1至4中任一項之方法,其特徵為:在該化學蝕 」期間,移除該絕緣層(212)之至少2〇埃的一厚度。 眚求項5之方法,其特徵為:在該化學蝕刻期間移 144333.doc 201023253 厚 除該絕緣層(212)之介於1〇〇埃至3〇〇埃之範圍内的 度。如請求項5或請求項6之方法’其特徵為:該姓刻係在 抓之溫度下利用SC1溶液執行至少5分鐘之持續時間。 8. 如請求項5或請求項6之方法,其特徵為:該化學蝕刻係 在室溫下利用1%之氫氟酸溶液執行小於卜分鐘之持 間。 、 9·如請求項⑴中任-項之方法,其特徵為:在將該兩個 基板連接在-起之前,該方法進―步包含在該第二基板 (220)上形成一層氧化物(221)之步驟。 10. 如請求項1至9中任一項之方法,其特徵為:該第一基板 (210)在其連接表面(21〇a)之至少一部分上包含若干組件 (211a-211d),且該絕緣層(212)係藉由沈積而形成。 11. 如請求項10之方法,其特徵為該第一基板包含若干影像 感測器。 12. 如請求項10或請求項丨丨之方法,其特徵為:在將該兩個 基板(210、220)連接在一起之後,該方法進一步包含用 於強化該連接之退火步驟,該步驟係在小於5〇〇<t之溫 度下執行。 13. 如請求項1至12中任一項之方法,其特徵為該第一基板 係一 SOI類型之結構。 14. 如請求項1至13中任一項之方法,其特徵為:其進一步 包含對該兩個基板(210、220)連接在一起後所形成之結 構執行邊緣滾離步驟。 144333.doc -2-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0857586A FR2938202B1 (fr) | 2008-11-07 | 2008-11-07 | Traitement de surface pour adhesion moleculaire |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201023253A true TW201023253A (en) | 2010-06-16 |
Family
ID=40941355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098137770A TW201023253A (en) | 2008-11-07 | 2009-11-06 | Surface treatment for molecular bonding |
Country Status (7)
Country | Link |
---|---|
US (1) | US8202785B2 (zh) |
EP (1) | EP2362860A1 (zh) |
KR (1) | KR20110085990A (zh) |
CN (1) | CN102209692A (zh) |
FR (1) | FR2938202B1 (zh) |
TW (1) | TW201023253A (zh) |
WO (1) | WO2010052151A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI451506B (zh) * | 2010-10-12 | 2014-09-01 | Soitec Silicon On Insulator | 用於矽與玻璃基材之分子連接之方法 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9540545B2 (en) | 2011-09-02 | 2017-01-10 | Schlumberger Technology Corporation | Plasma treatment in fabricating directional drilling assemblies |
FR2987166B1 (fr) | 2012-02-16 | 2017-05-12 | Soitec Silicon On Insulator | Procede de transfert d'une couche |
FR3002079B1 (fr) | 2013-02-11 | 2016-09-09 | Commissariat Energie Atomique | Procede de fabrication d'un transistor |
FR3002078B1 (fr) * | 2013-02-11 | 2015-03-27 | Commissariat Energie Atomique | Procede de realisation d'une couche semi-conductrice presentant au moins deux epaisseurs differentes |
FR3002080B1 (fr) | 2013-02-11 | 2015-03-27 | Commissariat Energie Atomique | Procede de fabrication d'un transistor |
FR3007576B1 (fr) * | 2013-06-19 | 2015-07-10 | Soitec Silicon On Insulator | Procede de transfert d'une couche de circuits. |
US9786633B2 (en) | 2014-04-23 | 2017-10-10 | Massachusetts Institute Of Technology | Interconnect structures for fine pitch assembly of semiconductor structures and related techniques |
WO2016025478A1 (en) | 2014-08-11 | 2016-02-18 | Massachusetts Institute Of Technology | Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure |
WO2016118210A2 (en) | 2014-11-05 | 2016-07-28 | Massachusetts Institute Of Technology | Interconnect structures for assembly of multi-layer semiconductor devices |
FR3028664B1 (fr) * | 2014-11-14 | 2016-11-25 | Soitec Silicon On Insulator | Procede de separation et de transfert de couches |
US10134972B2 (en) | 2015-07-23 | 2018-11-20 | Massachusetts Institute Of Technology | Qubit and coupler circuit structures and coupling techniques |
US10658424B2 (en) | 2015-07-23 | 2020-05-19 | Massachusetts Institute Of Technology | Superconducting integrated circuit |
CN106409650B (zh) * | 2015-08-03 | 2019-01-29 | 沈阳硅基科技有限公司 | 一种硅片直接键合方法 |
US10121754B2 (en) | 2015-11-05 | 2018-11-06 | Massachusetts Institute Of Technology | Interconnect structures and methods for fabricating interconnect structures |
US10242968B2 (en) | 2015-11-05 | 2019-03-26 | Massachusetts Institute Of Technology | Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages |
WO2018056965A1 (en) * | 2016-09-21 | 2018-03-29 | Massachusetts Institute Of Technology | Multi-layer semiconductor structure and methods for fabricating multi-layer semiconductor structures |
US10381541B2 (en) | 2016-10-11 | 2019-08-13 | Massachusetts Institute Of Technology | Cryogenic electronic packages and methods for fabricating cryogenic electronic packages |
US10727219B2 (en) * | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
WO2020024497A1 (zh) * | 2018-08-02 | 2020-02-06 | 比亚迪股份有限公司 | 玻璃复合体、壳体、显示装置以及终端设备 |
US10978508B2 (en) | 2018-10-16 | 2021-04-13 | L3 Cincinnati Electronics Corporation | Infrared detector having a directly bonded silicon substrate present on top thereof |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6902987B1 (en) * | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
TW473942B (en) * | 2000-07-14 | 2002-01-21 | Slight Opto Eletronics Co Ltd | Structural integration of image sensor |
FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
JP2004186226A (ja) * | 2002-11-29 | 2004-07-02 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
US7250114B2 (en) * | 2003-05-30 | 2007-07-31 | Lam Research Corporation | Methods of finishing quartz glass surfaces and components made by the methods |
DE10355728B4 (de) * | 2003-11-28 | 2006-04-13 | X-Fab Semiconductor Foundries Ag | Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung |
US20080072926A1 (en) * | 2004-09-30 | 2008-03-27 | Shin-Etsu Handotai Co., Ltd. | Method for Cleaning Soi Wafer |
US7232759B2 (en) * | 2004-10-04 | 2007-06-19 | Applied Materials, Inc. | Ammonium hydroxide treatments for semiconductor substrates |
KR20070097090A (ko) | 2005-02-02 | 2007-10-02 | 아사히 가라스 가부시키가이샤 | 유리 기판의 연마 방법 |
US7601271B2 (en) * | 2005-11-28 | 2009-10-13 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
EP2200077B1 (en) * | 2008-12-22 | 2012-12-05 | Soitec | Method for bonding two substrates |
-
2008
- 2008-11-07 FR FR0857586A patent/FR2938202B1/fr not_active Expired - Fee Related
-
2009
- 2009-10-27 CN CN2009801445160A patent/CN102209692A/zh active Pending
- 2009-10-27 KR KR1020117008780A patent/KR20110085990A/ko not_active Application Discontinuation
- 2009-10-27 WO PCT/EP2009/064121 patent/WO2010052151A1/en active Application Filing
- 2009-10-27 US US13/122,717 patent/US8202785B2/en not_active Expired - Fee Related
- 2009-10-27 EP EP09740335A patent/EP2362860A1/en not_active Withdrawn
- 2009-11-06 TW TW098137770A patent/TW201023253A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI451506B (zh) * | 2010-10-12 | 2014-09-01 | Soitec Silicon On Insulator | 用於矽與玻璃基材之分子連接之方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20110085990A (ko) | 2011-07-27 |
CN102209692A (zh) | 2011-10-05 |
US20110189834A1 (en) | 2011-08-04 |
FR2938202B1 (fr) | 2010-12-31 |
EP2362860A1 (en) | 2011-09-07 |
FR2938202A1 (fr) | 2010-05-14 |
WO2010052151A1 (en) | 2010-05-14 |
US8202785B2 (en) | 2012-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201023253A (en) | Surface treatment for molecular bonding | |
US8314007B2 (en) | Process for fabricating a heterostructure with minimized stress | |
JP6396386B2 (ja) | 室温金属直接ボンディング | |
JP5571227B2 (ja) | 室温共有結合方法 | |
TWI261867B (en) | SOI substrate and method for manufacturing the same | |
JP4855015B2 (ja) | 二枚のウエハを結合する前の熱処理 | |
CA2399282A1 (en) | Method for low temperature bonding and bonded structure | |
US20110195560A1 (en) | Method of producing a silicon-on-sapphire type heterostructure | |
WO2001048825A1 (fr) | Procédé de production de tranche collée | |
JP2012519974A (ja) | 熱膨張係数が局所的に適合するヘテロ構造の生成方法 | |
CN102197473A (zh) | 低温下剥离半导体层的方法 | |
KR20200090812A (ko) | 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용 | |
JP2013520829A (ja) | 多層構造体の表面に存在する材料の断片を除去する方法 |