TW200903786A - Semiconductor substrate, method of fabricating the same, method of fabricating semiconductor device, and method of fabricating image sensor - Google Patents

Semiconductor substrate, method of fabricating the same, method of fabricating semiconductor device, and method of fabricating image sensor Download PDF

Info

Publication number
TW200903786A
TW200903786A TW097121558A TW97121558A TW200903786A TW 200903786 A TW200903786 A TW 200903786A TW 097121558 A TW097121558 A TW 097121558A TW 97121558 A TW97121558 A TW 97121558A TW 200903786 A TW200903786 A TW 200903786A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor
layer
trench
region
Prior art date
Application number
TW097121558A
Other languages
English (en)
Inventor
Joon-Young Choi
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200903786A publication Critical patent/TW200903786A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

200903786 九、發明說明： 【發明所屬之技術領域】 本發明疋有關於半體基底（semiconduct〇r substrate )、半V體元件以及衫像感測器（image sens〇r )， 也是有關於製造半導縣底、铸料件以衫彡像感測器 的方法。 【先前技術】 影像感測器是將光學影像轉換成電訊號的裝置。近年
來，隨著電腦業與通訊業的發展，斜目I , τ具有加強效能的影像 感測器的要求在增加’因為目前影像—魏驗數位攝 影機、攝錄影機（camcorder)、個Λ .. 人通訊系統（personal communication system, PCS ) > m ^ f Ί1 、 s龟戟機、監視錄影機 C surveillance camera ) 、醫癍 ,. 、^ 僚用的微型照相機 (micro-camera)以及機器人。 在影像感測器中’光從形戍在多個佈 (muM-wiringiayeO上的透鏡輸出，？過多個佈線層的^ 〇 個佈線層，然後輸入到光電轉拔w ''' θ ' . χ 、益(photoelectric _erte〇。在此結構中，光會被多—線層_。所以 實際到達光電轉換器的光量（amountofli㈣可 也就是說，由於多個佈線層會減Μ電轉換 (-椒心），所狀射到光電料器上㈣量明顯減 少’進而降低靈敏度（sensitivity )。 一 .d·為了題，目前實施的是背向_ mchauon)影像感測器。在背向輻射式影像感測器中光 200903786 是從半導體基底的背後（多個佈線層的對面）發射，且被 光電轉換器接收。在此結構中’多個佈線層不會阻擋光。 此外，光電轉換器的有效孔徑比可增大，且靈敏度可提高。 為了形成背向輻射式影像感測器，就必須在半導體基 底上形成光電轉換器與多個佈線層之後，清除半導體基底 的底層部分。在這裡，必須均勻地清除半導體基底的底層 部分，以接近光電轉換器，同時不損壞光電轉換器，使得 光電轉換器能夠接收到均勻的光。因此，需要一種能夠均 ( 勻地清除半導體基底整個表面而不損壞光電轉換器的技 術。 【發明内容】 在一個實施例中，一種半導體基底包括：基底的底層 區，基底的溝槽區（trench region);以及半導體層，配置 在基底的溝槽區上面。溝槽區配置在底層區上面，且包括 多個溝槽。 在另一個實施例中’這些溝槽具有實質上相等的深度。 〇 在又一個實施例中，半導體基底更包括埋入膜（burJLi film)，用來填充溝槽。此埋入膜可包括氧化物膜。半導 體層可包括磊晶層（epitaxial iayer)。半導體層可選自矽 (silicon)層與石夕鍺（siiicon_gemianium)層所組成之族群。 β根據一些實施例，一種製造半導體基底的方法包栝： 提供基底；在此基底的上層部分中形成多個溝槽；以及 此基底的表面上形成半導體層。 為讓本發明之上述和其他目的、特徵和優點能更明顯 200903786 =下调輸㈣，⑽__，作詳細說 【實施方式】 下面將參照所附圖式來詳細描述 不:的形態，而不應二 == 舉之心例。物地說，提供這㈣ 内容更透徹更完整，且將實施例中的發明:== 遞給本技觸射具有通f知識者。在_ 7 ===清’眾所周知的c知: t將不做越描述。此外，本技_域中且有通常 ::n，n型基底經常會摻入p型摻質(d。㈣， 反之亦然。因此，本說明書中描述及洛 將這兩種_考慮仙。及w的母個貫施例都 ^整個說明書中’相同的參考數字代表相同的元件， 個以上實施财出現的共同元件在本制書中只描
C 二二如本說㈣中使㈣術語“與㉖，，包括—個或多個 相關列舉項的任意及全部組合。 非音t說明書中使用的術語只是用來描述特殊實施例，而 ^限制本發明。如本說明書中使用的單數形式也要包 告=、n除非文巾另行明確表示。更容易理解的是， 虽本說明書中使用術語“包括，，與/或“包含”時，表示存在著 所速構件、步驟、操作與/或元件，但並轉除存在或增加 一個或多個其他構件、步驟、操作與/或元件。 下面將詳細描述依據實施例的半導體基底。圖1是依 200903786 據實施例的半導體基底100的截面圖。 請參照圖1，半導體基底100包括基底（或子基底） 120與半導體層140。基底120可以是（但不侷限於）石夕基 底、砷化鎵（gallium arsenide )基底、矽鍺（siHcon germanium)基底、陶瓷（ceramic)基底或石英（quartz) 基底。 基底120的上層部分中形成溝槽122。也就是說，基 底120被分割成有溝槽122形成的溝槽區與沒有溝槽 形成的底層區。 溝槽122可形成在基底12〇的整個表面上，也可形成 在基底的部分表面上。溝槽122可具有實質上相同的直徑 以及實質上相同的深度，不過在其他實施例中，溝槽的直 徑與深度可不相同。較佳的是，例如，溝槽122具有大約 〇.1到ΙΟΟμιη的實質上相等的深度。溝槽122可形成成排 的洞或直線。較佳的是，每個洞或每條直線的寬度可以是 (例如）大約0.1到ΙΟΟμπ! ’但在其他實施例中並不偈限 於此。 此外，溝槽122可用埋入膜124來填充。此埋入膜124 可以是氧化物膜、氮化物膜或氮氧化物膜（〇xy_nitride film)，不過在其他實施例中並不侷限於這些。也就是說， 要疋用不同於基底120的材料形成的，任何膜層都可用 作埋入膜124。埋入膜124頂面上可形成種子層（seedlayer) 126。埋入膜丨24頂面上的種子層126可用跟基底12〇相同 的材料形成。 200903786 在基底120上面形成半導體層140，此半導體層140 可以疋像梦層或梦錯層之類的蠢晶層（epitaxiai layer)。 此半導體層140較佳的是具有實質上平坦的頂面。 半導體基底100包括溝槽區，溝槽區中形成溝槽122， 且溝槽區所在的位置將基底120連接到半導體層14〇。溝 槽區是指在基底120的整個表面上形成用來填充溝槽122 的埋入膜124的區域。溝槽區有效地將基底的底層區 與半導體層140區分開。由於基底120與半導體層14〇容 f 易區分，所以在半導體製造過程中，半導體基底1〇〇的底 層區不難清除（必要時）。此外，半導體基底1〇〇可用低 於其他基底（例如絕緣體上矽（silicon_on_insulat〇r，s〇I) 基底）的成本來製造。因此製造成本降低，從而提高獲利 率（profitability )。 下面將參照圖2到圖5來描述依據實施例的製造半導 體基底的方法。圖2到圖5是依據實施例的用來解釋製造 半導體基底的方法的截面圖。 U 下文描述製造方法時，如果處理操作是本領域具有通 常知識者所孰知的，那麼為了簡潔，根據此處理操作來執 4亍的製程將被省略或者進行簡要描述。 請參照圖2 ’提供基底120。例如，此基底可以是 矽基底、砷化鎵基底、矽鍺基底、陶瓷基底或石英基底， 但在其他實施例中並不侷限於這些。 請參照圖3，在基底120的上層部分中形成多個溝槽 200903786 具體地說，在基底120上形成像光阻材料（ph〇t〇resist) 之類的罩幕層（mask layer)，以及對此罩幕層執行微影製 程（photolithography process )以形成罩幕圖案。然後，使 用此罩幕圖案作為钱刻罩幕來钱刻（etch )基底。於是， 基底120的上層部分中形成溝槽122。在這裡，溝槽122 可藉由乾钱刻（dry etching)或濕蝕刻（wetetching)來形 成。 / 溝槽122可形成在基底12〇的整個表面上，溝槽122 Γ 可具有相同的直徑，溝槽122也可具有（例如）大約 到ΙΟΟμιη的實質上相等的深度。這些溝槽122可以是洞或 直線。在此情开》下，每個洞或每條直線的寬度可以是（例 如）大約0.1到l〇〇pm。每個洞或每條直線（即每個溝槽 122)的寬度可處於這樣的狀態：可藉由後續熱處理製程來 阻塞每個溝槽122的上面部分。 —請參照圖4’用埋入膜124來填充溝槽122。具體地說， 藉由（例如）化學氣相沈積（chemical vapor deposition， ϋ CVD)將填充材料沈積在基底120上。然後，執行化學機 械研磨（chemical mechanical polishing, CMP)製程來平坦 化（planarize)基底12〇的頂面。埋入膜124可以是（例 如）氧化物膜、氮化物膜或氮氧化物膜。 "月參照圖5，提供氫（hydrogen)給基底120，且對基 f 120執行熱處理。當提供氫給基底120且對基底120執 行熱處理時，溝槽122周圍的部分矽會轉移到埋入膜 上，從而覆蓋埋入膜124的上面部分。較佳的是，由於每 200903786 個溝槽122的寬度約為oj到1〇〇μιη這樣窄，所以如果部 分矽藉由熱處理而轉移到埋入膜124上，那麼埋入膜124 的頂面則被矽覆蓋。於是，埋入膜124的頂面上形成種子 層 126。 請返回參照圖1，基底120的相當一部分表面上形成 f導體層140。此半導體層14〇可藉纟（例如）選擇性蠢 晶生長（selective epitaxial gr〇wing，SEG)製程來形成。= 這裡，⑦可生長在基底12G的曝露頂面上以及形成在埋入 C 膜124上面的種子層126上。也就是說，因為石夕均勾地形 成在基底120的頂面上，所以可均勻地形成半導體層14〇。 選擇性磊晶生長製程可包括（例如）化學氣相沈積製 私、減壓化學氣相沈積（reduced p測咖吐咖^ vap〇r deposition，RPCVD)製程或超高真空化學氣相沈積 (ultra-high vacuum chemical vapor deposition, UHVCVD ) 製程’其他實施射並不侷限於這些。像石續（SiH4)、 一氯石夕烷（SiH2C12 ; DCS)或三氯石夕炫（siHCl3 ; TCS) U <類^源氣體可用來執行選擇性蟲晶生長製程。此外，選 f性蟲晶生長製程與雜f的掺雜可原地同時（in 執 行可選擇的是，雜質的掺雜也可在選擇性蟲晶生長製程 之後執行。 下面將描述依據另一實施例的半導體基底。圖6是依 據f 一實施例的半導體基底1〇2的截面圖。與圖！所示之 實施例中的元件實質上相_元件是用相_參考數 字來表不，因此其描述將被省略。 11 200903786 半導體基底102與半導體基底100的不同之處在於 導體基底100的溝槽122沒有用埋入膜來填充。換古之， 半導體基底100的溝槽122是空的。在半導體基底'中， 溝槽122是形成在基底120的頂面，後來種子層妒成 在溝槽122上，將溝槽Π2阻塞。然後，基底;2〇上形 半導體層140。 下面將參照圖2、圖3、圖5及圖6來描述依據另一實 施例的製造半導體基底的方法。藉由圖2與圖3來緣示的 製程被兩個實施例所共用，所以不再進行描述。對照上述 實施例’圖2中形成了溝槽122之後，立刻執行熱處理$ 程，如圖5所示。不過應當牢記的是，與上述實施例不同 的是，本實施例中沒有使用埋入膜124來填充溝槽122。 在熱處理製程中，空溝槽122周圍的石夕轉移到溝槽122 的開口（opening)上方，從而阻塞溝槽開口，形成種子層 126 ’這樣就導致溝槽122内形成空白空間。同時，因為溝 槽122的頂面被種子層126阻塞，所以溝槽122上方可均 勻地形成半導體層140。 下面將參照所附圖式來詳細描述依據實施例的影像感 測器。依據實施例的影像感測器可包括電荷耦合元件 (charge coupled device，CCD )影像感測器或互補金屬氧 化物半導體（complementary metal oxide semiconductor， CMOS)影像感測器。 ’ 與互補金屬氧化物半導體影像感測器相比，電荷輕合 元件影像感測器產生雜訊較少，且影像品質較佳，但是需 12 200903786 ，較高的操作電壓，且製造成本較高。互補金屬氧化物半 導體影像感測器容易使用各種掃描方法來進行操作與實 施。此外，因為訊號處理電路可整合到單晶片（single chipK) 上，戶斤以可生產較小的產品。同樣地，可使用互補金屬氧 化物半導體處理技術，從而降低製造成本。由於電力消耗 非常低，所以使用有限的電池容量就能不費力地將互補金 屬氧化物半導體影像感測器應用於產品。本實施例的描述 ，循著“影像感測器是互補金屬氧化物半導體影像感測器” 這一假設，不過容易理解的是，當影像感測器是電荷耦合 元件時’也可應用本發明原理。 n圖7是依據實施例的影像感測器700的方塊圖。請參 妝圖7，此影像感測器包括主動像素感測器（Active pixd Sensor，APS)陣列 i〇、時序產生器（timing 卿_〇〇 2〇、 列解碼器（rowdecoder) 30、列驅動器（rowdriver) 4〇、 相關雙採樣器（correlated d〇uble sampler，CDS ) 5〇、類比 至數位轉換器（anal〇g_t〇_digital c〇nverter，ADC) 6〇、閂鎖 器（latch) 70 以及行解碼器（c〇lumndec〇der) 8〇。 主動像素感測器陣列10包括多個二維度排列的單位 像素。。這鲜位像素將光學影像轉彳线電訊號。主動像素 感測陣列1G操作郎應於㈣鶴器4()接收的驅動訊 號^如像素補訊號RQW、纽訊號RST &及電荷傳 輸訊號TG。此外，主動像素感測器陣列1〇經由垂直訊號 線來提供電訊號給相關雙採樣器5〇。 日守序產生盗20提供時序訊號與控制訊號給列解碼器 13 200903786 30與行解碼㈣。_肺4q提供驅 =陣列！0，以根據列解碼器3〇的解喝像素 如果單位像素是按矩陣形式 ':二::單 唬則是提供給每列單位像素的。 那麼驅動訊 相關雙採樣器50經由垂直訊號線來 器陣列1〇接收雷呷轳六 主動像素感测 平J接收電訊號’保存接收到的電訊號並對 」 Ϊ“啼說，相關雙採樣器5〇對參考電堡位準L = 為雜訊位準，，）與電訊號的電麼位準（以下/冉 訊唬位準之差所對應的差動位準。 平/、 類比至數位轉換器60將對應於差動位準的類比訊 轉換成數位訊號，並且輸出此數位訊號。閃鎖器7〇閃鎖此u 數位訊號，然後根據行解碼器8〇的解碼結果，被閂鎖的訊 號被輪出到影像訊號處理器（沒有繪示）。 圖8是依據實施例的影像感測器之單位像素2〇〇的電 路圖。請參照圖8，影像感測器的單位像素2〇〇包括光電 轉換益210、電荷偵測器220、電荷傳輪器230、重設器 (resetter) 240、放大器（ampiifier) 250 以及選擇器 260。 在本實施例中，單位像素200具有圖8所示之四隻電晶體 結構，不過單位像素200也可具有五隻電晶體結構。 光電轉換器210吸收入射光，且積累入射光總量所對 應的電荷。光電轉換器210可包括光電二極體 (photodiode )、光電晶體（phototransistor )' 光閘 (photogate )、針紮光電二極體（pinned photodiode，PPD ) 200903786 或這些元件的組合。 測H 22G *作為浮動擴散（fl 碰 =區來實施，且接收光電轉換器 ， 測請具有寄生電容(一ic=:e)由 方累積方絲財電荷。電翻測11 22G以電性 =嫌大器250的閑極(_)，從而控制著放大 态 250。 ，何傳輸$ 230將電荷從光電轉換器21()傳輸到電荷 ΤΓ '、電啊傳輸器230包括藉由電荷傳 輸sfl號TG來控制的電晶體。 、重設器240按週期來重設電荷偵測器220。重設器24〇 的原極（source )連接到電荷4貞測器220，且重設哭240的 汲極（drain)連接到電源電壓。此外，重設=操 作以回應於重設訊號RST。 ' 放大器250與配置在單位像素2〇〇外面的定流電源（沒 有繪不）相結合，用作源極跟隨緩衝放大器（_跡⑽〇肅 Ο buffer amplifler )。隨著電荷侦測器22〇之電壓而變動的電 壓從放大器250輸出到垂直訊號線262。放大器的源極連 接到選擇H 26G㈣極，且放大糾汲極連接到電源電壓 Vdd。 。選擇器260按列來選擇要讀取的單位像素2〇〇。選擇 器260操作以回應於列選擇訊號R〇w，且選擇器26〇的 源極連接到垂直訊號線262。 電荷傳輸器230、重設器240以及選擇器26〇的各別 15 200903786 ，訊號線23卜驅動訊號線241以及驅動ικ號線261是 方向（水平方向）延伸，使得同—列的單位像素可 同時操作。 ^將㈣圖9卵15來描述依據實施例的製造影像 ϊ、】11的方去。圖1〇Α是影像感測器的主動像素感測器陣 歹J的平面示思圖。圖1〇Β是沿著圖1〇Α中的汊，線展 開的主動像素感測器陣列的截面圖。 r 參照圖9 ’提供半導體基底100，其包括基底120 ‘與半導體層140。在基底12〇的上層部分中形成溝槽122， 且用埋入膜m來填充溝槽U2。此外，在具有溝槽⑵ 的基底120的頂面上均勻地形成半導體層14〇。 請參照圖10A與圖10B，在半導體層14〇上面形成光 電轉換器21G與佈線層，其中怖線層包括多層金屬佈線32〇 與多個金屬間絕緣膜330。 首先’在半導體層14〇上形成隔離區202 ’從而界定 了主動區（沒有繪示）。隔離區202可以是採用矽局部氧 U 化（1〇Caloxldatlonofsilic〇n，LOCOS)技術或淺溝槽隔離 (shallow trench isolation，STI)技術而形成的場氧化區 (field oxide, FOX )。 然後’將雜質離子植入（i〇n_implant)到主動區（沒 有繪示）上，以形成光電轉換器210,每個光電轉換器21〇 包括光電二極體212與針紮層（pining iayer) 214。此外， 形成電荷偵測器220、電荷傳輸器230、重設器240、放大 器250以及選擇器260所對應的電晶體。 200903786 接著，形成層間絕緣膜310以覆蓋半導體層14〇的表 二及填充沒有形成電的空白空間。在層間絕緣膜 310形成之前，可在光電轉換器21〇上形成絕緣膜312盥 、絕緣膜314。每層絕緣膜312與絕緣膜314可由氧化物膜 或氮化物膜組成。可選擇的是，每層絕緣膜312與絕緣膜 314可^括氧錄膜、氮化_或氧化物麟氮化物膜之 結合。氧化物膜或氮化物膜可以是石夕化物阻擔（仙咖 blocking)膜或蝕刻阻障（etch_st〇p)膜。 ( 然後’在層間絕緣膜31〇上形成包含金屬間絕緣膜33〇 與金屬佈線320的佈線層。蝕刻阻障膜34〇可形成在金屬 間絕緣膜330之間。如果金屬佈線32〇堆疊兩層或三層， 就在金屬佈線320的上層金屬佈線與下層金屬佈線之間填 充金屬間絕緣膜330，這些金屬間絕緣膜330就是層間絕 緣材料。此外，上層金屬佈線與下層金屬佈線經由洞（沒 有繪不）來相互連接。在圖10B中，繪示了三層金屬佈線 322、324 以及 326。 (J 金屬佈線320可用鎢（W)或銅（Cu)來形成。金屬 間絶緣膜330可使用可流動氧化物（jQowable 〇xide， FOX)、南密度電衆（high density plasma, HDP)、tonen silazene (TOSZ)、旋塗玻璃（Spin ongiass，s〇G)或未摻 雜的矽石玻璃（undoped silica glass，USG)來形成。金屬 間絕緣膜330之間可形成蝕刻阻障膜340，且可用氮化石夕 (SiN)來形成。 請參照圖11，將支撐基底（supporting substrate) 410 17 200903786 結合到佈線層上。在後續製程中，支撐基底41〇支撐著佈 線層與半導體層14〇。支撐基底410可由半導體基底（例 如基底120)來形成。 、請參照圖12’基底120的底層區被清除以曝露出每個 溝槽122的一端。基底12〇的底層區可藉由（例如）化學 機械研磨製程來清除。執行化學機械研磨，直到每個溝槽 122的一端露出。在此情形下，填充每個溝槽122内部的 埋入膜124可用作蝕刻阻障膜。 請參照圖13，填充溝槽122的埋入膜124被清除。埋 入膜124可藉由濕蝕刻來清除。對基底12〇上的埋入膜124 使用具有高蝕刻選擇性的蝕刻液，使得只有埋入膜124被 選擇性地清除。 ' 凊參照圖14，藉由清除溝槽區來曝露半導體層14〇， 八中溝槽區疋基底120的上層區，且溝槽區中形成溝槽 122。由於基底120的底層區在先前製程中已被清除，所以 只剩下形成溝槽122的溝槽區。因為内部是空的，所以溝 槽區具有明顯的寬截面。因此，如果使用適當的蝕刻液來 蝕刻具有寬截面的溝槽區，會比蝕刻半導體層14〇快得 多。因此，只有剩餘基底120的溝槽區可被選擇性地清除。 然後，半導體層140的底面可藉由化學機械研磨製程來平 坦化。 請參照圖15,在半導體層14〇的底面上形成濾色鏡 (color filter) 580 與顯微透鏡（micr〇_lens) 59〇。 濾色鏡5 80可包括按照拜爾圖案（Bayer pattem )排列 200903786 的紅色濾光鏡、綠色濾光鏡以及藍色濾光鏡。在這種拜爾 圖案中’濾色鏡580的一半是綠色濾光鏡，因為人眼對綠 色波長最敏感’所以綠色遽光鏡需要精域。不過也可改變 慮色鏡580的排列。 顯微透鏡590是配置在濾色鏡580下面對應於光電轉 換器210的位置。顯微透鏡590是用來改變光入射到光電 轉換為210所在區域之外的區域的路徑，並且將光集中到 光電轉換器210所在的區域上。 濾色鏡580與顯微透鏡590之間可形成平坦化層 582’此平坦化層582可由（例如）熱固性樹脂（therm〇setting resin)形成。在此製造影像感測器的方法中，當清除基底 、〇時/、有形成溝槽122的溝槽區可被清除。也就是說， =選擇性方式來清除基底12()更加容易。此外，因為沒有 ^除的半導體層14〇厚度更加均勻，所以光量可均勾地入 ^影像感，上’這進而提高影像感測H崎性。也就
G =’可更高效與有效地清除基底12Q，從 測器的製造過程。 艮祕饮 圖16是依據實施例的包含影像感測 ^=_的示意圖。請參照圖16，以處理= 61〇的m2來處理互補金屬氧化物半導體影像感測器 是電腦以處理器為基礎的系統_可以 導航系統、視訊電話(videop== …_#、祕、跟m運動監喝統或影像 19 200903786 穩定性系統。不過其他實施例中並不侷限於這此。 以處理器為基礎的系統600 (例如電腦系統）包括像 微處理器（microprocessor)之類的中央處理單元（ce加 processing unit，CPU) 620，可藉由匯流排（bus ) 6〇5 來與 輸入/輸出（I/O)元件630進行通訊。互補金屬氧化物半 導體影像感測器610可藉由匯流排605或其他通訊鍵 (commimication link )來與以處理器為基礎的系統_進 行通訊。以處理器為基礎的系統6〇〇可更包括隨機存取記 憶體（random access memory, RAM) 640、軟碟機（floppy disk drive) 650與/或光碟唯讀記憶體（c〇mpact read-only memory，CDROM)驅動機655以及可藉由匯流 排605來與中央處理單元620進行通訊的埠（p〇rt) 66〇。 埠仿0可耦接到視訊卡（vide〇 card )、聲效卡（s〇und)、 記憶卡（memory card)或通用串列匯流排（universal serial bus, USB)元件，或者可與其他系統進行通訊。互補金屬 氧化物半導體影像感測器61〇可與中央處理單元、數位訊 號處理态（digital signal processor，DSP)或微處理器整合。 可選擇的是，互補金屬氧化物半導體影像感測器61〇可與 記憶體整合。必要時，互補金屬氧化物半導體影像感測器 610可整合到不同於處理器的晶片上。 雖然以上描述的是依據實施例的使用半導體基底來製 造影像感測器的方法，但是容易被本領域具有通常知識者 所理解的是’這些發明原理可應用於清除半導體基底之底 層區的全部製程，因此這些發明原理將不再描述。 20 200903786 如上所述，依據實施例的製造影像感測器的方法提供 至少一個下列優點。第一，因為選擇性清除基底更加容易， 所以沒有被清除的半導體層可具有更均勻的厚度，因此光 量可均勻地入射到影像感測器上，從而提高影像感測器的 知·性。第一 ’藉由更加高效且有效地清除基底，影像感測 器的生產率可提高。 本發明可採用許多種方式來付諸實施，以下是各個實 施例的示範性描述，而不是限制性描述。 r , 有些實施例提供一種具有改良生產率的半導體基底。 有些實施例提供一種製造具有改良生產率的半導體基底的 方法。有些實施例提供一種製造具有改良生產率的半導體 元件的方法。有些實施例提供一種製造具有改良生產率的 影像感測器的方法。 根據一些實施例，一種半導體基底包括基底與形成在 此基底上的半導體層。此基底包括底層區、形成在此底層 區上的溝槽區以及形成在溝槽區中的多個溝槽。 U θ根據一些實施例，一種製造半導體基底的方法包括： 提供基底；在此基底的上層部分中形成多個溝槽；以及在 基底表面上形成半導體層。 根據一些實施例，一種製造半導體元件的方法包括： 提供半2體基底’此半導縣底包括基底與形成在此基底 上的半導體層；在此半導體層上形成佈線層；將支撐基底 結合到佈線層上；以及清除基底以曝露半導體層，其中基 底包括底層區與形成在底層區上的溝槽區，此溝槽區中形 21 200903786 成多個溝槽。 根據一些實施例 提供半口—難造影像感，的方法包括： = 基底與形成在此基底 的_:此_心=:區二底= 1電轉換$，在半導體層上形成佈線層；將切^底斧人 層區來曝露每個溝槽的-端;二: 鏡與形恤 雖然本發明已以較佳實施例揭露如上，然其 2本發明’任何制此者’在不麟本發明之精神 ，圍内’當可作些許之更動與_ ’因此本發明之 範圍當視後附之申請專利範圍所界定者為準。 'w 【圖式簡單說明】 圖1是依據實施例的半導體基底的截面圖。 圖2到圖5是依據實施例的用來解釋製造半導體基底 的方法的截面圖。 土- 圖6是依據另一實施例的半導體基底的截面圖。 圖7是依據實施例的影像感測器的方塊圖。 圖8是依據實施例的影像感測器之單位像素的電路 圖。 ’、 圖9到圖15是依據實施例的用來解釋製造影像感測器 的方法的圖式。 圖16是依據實施例的包含影像感測器的以處理器為 22 200903786 基礎的糸統的不意圖。 【主要元件符號說明】 10 主動像素感測器陣列 20 時序產生器 30 列解碼器 40 列驅動器 50 相關雙採樣器 60 類比至數位轉換器 70 閂鎖器 80 行解碼器 100、102 :半導體基底 120 :基底 122 :溝槽 124 :埋入膜 126 :種子層 140 :半導體層 200 :單位像素 202 :隔離區 210 :光電轉換器 212 :光電二極體 214 :針紮層 220 :電荷偵測器 230 :電荷傳輸器 231、241、261 :驅動訊號線 23 200903786 240 :重設器 250 :放大器 260 :選擇器 262 :垂直訊號線 310:層間絕緣膜 312、314 :絕緣膜 320、322、324、326 :金屬佈線 330 :金屬間絕緣膜 Γ 340 :蝕刻阻障膜 410 :支樓基底 580 :濾色鏡 582 ··平坦化層 590 :顯微透鏡 600 :以處理器為基礎的系統 605 :匯流排 610 :影像感測器 620:中央處理單元 "" 630:輸入/輸出元件 640 :隨機存取記憶體 050 :軟碟機 655 :光碟唯讀記憶體 660 :埠 ROW、RST、TG :驅動訊號 Vdd :電源電壓 24

Claims (1)

  1. 200903786 十、申請專利範圍： 一種半導體基底，包括： 底層區； 溝槽區，所述溝槽區是配置在所述底層區上， 多個溝槽；以及 包括 半導體層’配置在所述溝槽區上。 2.如申請專利範圍第丨項所述之半導體基底，其 述溝槽具有實質上相等的深度。 Γ 3.如申請專利範圍第1項所述之半導體基底，更包括 填充所述溝槽的埋入膜。 4.如申請專利範圍第3項所述之半導體基底，其中所 述埋入膜是選自氧化物膜、氮化物膜以及氮氧化物膜所植 成之族群。 、 5:如中請專利範圍第i項所述之半導體基底，其中所 述半導體層包括蟲晶層。 6. 如申明專利範圍第丨項所述之半導體基底，其中所 〇 述半導體層是選自石夕層與石夕鍺層所組成之族群。 7. 如申請專利範圍第i項所述之半導體基底，其中相 當一部分所述底層區上形成所述溝槽。 8. -種製料導體絲的方法，包括： 提供子基底； 在所述子基底的上層部分中形成多個溝槽；以及 在所料基底的整麵面上形辭導體層。 9. 如申凊專利範圍第8項所述之製造半導體基底的方 25 200903786 ^其中所述半導體層是藉由選擇性蠢晶生長製程來形成
    法， 的0 供氫給所述衫底，且對所料絲進行熱處理。 、11·如u她圍第9項所述之製造半導體基底的 方法’更包括：在執行所述選擇性蟲晶生長製程之前，在 多個所述溝槽上形成種子層。 。 、12.如申請專簡目第8顿述之製造半導體基底的 方法，更包括：形成多個所述溝槽之後，用埋入膜填充所 述溝槽。 13. 如申請專利範圍第12項所述之製造半導體基底的 方法’其中所述埋入膜是氧化物膜、氮化物膜或氮氧化物 膜。 14. 一種製造半導體元件的方法，包括： 提供半導體基底’所述半導體基底包含子基底與形成 U 在所述子基底上的半導體層，其中所述子基底包括底層區 與形成在所述底層區上的溝槽區，所述溝槽區中形成多個 溝槽； 在所述半導體層上形成佈線層； 將支撐基底結合到所述佈線層上；以及 清除所述子基底來曝露所述半導體層。 15. 如申請專利範圍第14項所述之製造半導體元件的 方法’其中所述子基底的清除包括： 26 200903786 清除所述底層區來曝露每個所述溝槽的一端；以及 清除所述溝槽區來曝露所述半導體層。 16. 如申請專利範圍第15項所述之製造半導體元件的 方法’其中所述溝槽區的清除包括執行濕蝕刻製程。 17. 如申請專利範圍第16項所述之製造半導體元件的 方法’其中所述溝槽區的清除更包括：執行完濕餘刻製程 之後’執行化學機械研磨製程。 18. 如申請專利範圍第14項所述之製造半導體元件的 方法’其中多個所述溝槽被埋入膜填充。 19. 如申請專利範圍第μ項所述之製造半導體元件的 方法’其中所述子基底的清除包括： 清除所述底層區來曝露每個所述溝槽的一端； 清除填充多個所述溝槽的所述埋入膜；以及 清除所述溝槽區來曝露所述半導體層。 20. 如申請專利範圍第Η項所述之製造半導體元件的 方法，其中所述半導體基底的多個所述溝槽是形成在所述 U 子基底的整個表面上。 21·—種製造影像感測器的方法，包括： 提供半導體基底，所述半導體基底包括子基底與形成 在所述子基底上的半導體層，其中所述子基底包括底層區 與形成在所述底層區上的溝槽區，所述溝槽區中形成多個 溝槽； 在所述半導體層中形成光電轉換器； 在所述半導體層上形成佈線層； 27 200903786 將支撐基底結合到所述佈線層上，· f除所述底層區來曝露每個所述溝槽的一端； 清除所述溝槽區來曝露所述半導體層，·以及 ，曝路，所述半導體層上形成濾色鏡麵微透鏡。 料纖㈣^項所述之驗影像感測器的 '/、中所述溝槽區的清除包括執行濕侧製程。 23. 如申請專利範圍第22項所述之製造影像感測器的 「 ❾射所述溝槽區的清除更包括：在執行完濕餘刻製 之後，執行化學機械研磨製程。 24. 如申請專利範圍第21項所述之製造影像感測器的 法，其中多個所述溝槽被埋入膜填充。 、25_如申請專利範圍第24項所述之製造影像感測器的 方去，更包括.先清除填充多個所述溝槽的所述埋入膜， 然後再清除所述溝槽區來曝露所述半導體層。 26. 如申請專利範圍帛24項所述之製造影像感測器的 方法’其中所述埋人膜是氧化物膜、氮化物膜或氮氧化物 U 膜。 27. 如申請專利範圍第21項所述之製造影像感測器的 方法，其中所述半導體基底的多個所述溝槽是形成在所述 子基底的整個表面上。 28
TW097121558A 2007-06-11 2008-06-10 Semiconductor substrate, method of fabricating the same, method of fabricating semiconductor device, and method of fabricating image sensor TW200903786A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070056877A KR100882932B1 (ko) 2007-06-11 2007-06-11 반도체 기판 및 그 제조 방법, 반도체 소자의 제조 방법 및이미지 센서의 제조 방법

Publications (1)

Publication Number Publication Date
TW200903786A true TW200903786A (en) 2009-01-16

Family

ID=40234573

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097121558A TW200903786A (en) 2007-06-11 2008-06-10 Semiconductor substrate, method of fabricating the same, method of fabricating semiconductor device, and method of fabricating image sensor

Country Status (5)

Country Link
US (2) US7939358B2 (zh)
JP (1) JP2008306192A (zh)
KR (1) KR100882932B1 (zh)
CN (1) CN101359635A (zh)
TW (1) TW200903786A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9473714B2 (en) 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5506172B2 (ja) * 2007-10-10 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の作製方法
KR101550866B1 (ko) 2009-02-09 2015-09-08 삼성전자주식회사 광학적 크로스토크를 개선하기 위하여, 절연막의 트렌치 상부만을 갭필하여 에어 갭을 형성하는 이미지 센서의 제조방법
KR101571353B1 (ko) 2009-02-16 2015-11-24 삼성전자 주식회사 이미지 센서 및 그의 제조 방법
KR101555179B1 (ko) 2009-02-27 2015-09-24 삼성전자 주식회사 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서
FR2976119A1 (fr) * 2011-06-06 2012-12-07 St Microelectronics Crolles 2 Procede de fabrication d'un dispositif d'imagerie a illumination face arriere, et dispositif correspondant
US9093379B2 (en) * 2013-05-29 2015-07-28 International Business Machines Corporation Silicidation blocking process using optically sensitive HSQ resist and organic planarizing layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
JP4046067B2 (ja) 2003-11-04 2008-02-13 ソニー株式会社 固体撮像素子の製造方法
JP4211696B2 (ja) * 2004-06-30 2009-01-21 ソニー株式会社 固体撮像装置の製造方法
EP1638141B1 (en) 2004-09-16 2007-11-14 STMicroelectronics S.r.l. Process for manufacturing composite wafers of semiconductor material by layer transfer
JP4501633B2 (ja) 2004-10-28 2010-07-14 ソニー株式会社 固体撮像素子とその製造方法
KR100664863B1 (ko) * 2004-12-30 2007-01-03 매그나칩 반도체 유한회사 집적도가 향상된 씨모스 이미지센서 및 그 제조 방법
US7268023B2 (en) * 2005-05-05 2007-09-11 Micron Technology, Inc. Method of forming a pseudo SOI substrate and semiconductor devices
US7538371B2 (en) * 2005-09-01 2009-05-26 United Microelectronics Corp. CMOS image sensor integrated with 1-T SRAM and fabrication method thereof
KR100775963B1 (ko) * 2006-07-12 2007-11-15 삼성전자주식회사 반도체 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9473714B2 (en) 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
TWI596942B (zh) * 2010-07-01 2017-08-21 半導體能源研究所股份有限公司 固態成像裝置及半導體顯示裝置

Also Published As

Publication number Publication date
US20110193189A1 (en) 2011-08-11
US8525236B2 (en) 2013-09-03
US7939358B2 (en) 2011-05-10
KR100882932B1 (ko) 2009-02-10
JP2008306192A (ja) 2008-12-18
CN101359635A (zh) 2009-02-04
US20090174037A1 (en) 2009-07-09
KR20080108828A (ko) 2008-12-16

Similar Documents

Publication Publication Date Title
KR100827445B1 (ko) Ｃｍｏｓ 이미지 센서 및 그 제조 방법
US7960768B2 (en) 3D backside illuminated image sensor with multiplexed pixel structure
JP5871616B2 (ja) イメージセンサ
TWI451567B (zh) Semiconductor device, manufacturing method of semiconductor device, design method of semiconductor device, and electronic device
TWI495092B (zh) 半導體裝置和其製造方法，以及電子設備
TWI407558B (zh) 半導體裝置及其製造方法
US20090140365A1 (en) Image sensor with back-side illuminated photoelectric converters
US20060146233A1 (en) Image sensor with enlarged photo detection area and method for fabricating the same
TWI691066B (zh) 像素感測器、其形成方法及影像感測器
TW200903786A (en) Semiconductor substrate, method of fabricating the same, method of fabricating semiconductor device, and method of fabricating image sensor
KR20150058229A (ko) 반도체장치 및 전자기기
KR20110060802A (ko) 고체 촬상 장치와 그 제조 방법, 및 전자 기기
TWI390721B (zh) 具有延伸穿過基板之接觸栓的成像器以及成像器製造方法
JP5284438B2 (ja) 固体撮像装置、及び固体撮像装置の製造方法
TW200915548A (en) Image sensor and manufacturing method thereof
KR101476367B1 (ko) 이미지 센서의 제조 방법
CN101414580A (zh) Cmos图像传感器及其制造方法
KR20090065980A (ko) 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서
TWI406401B (zh) 半導體裝置及其製造方法
KR20080100025A (ko) 이미지 센서의 제조 방법 및 이에 따라 제조된 이미지 센서
TW202013708A (zh) 固體攝像裝置、固體攝像裝置之製造方法及電子機器
US20070080413A1 (en) CMOS image sensor and method for manufacturing the same
US20070145508A1 (en) CMOS Image Sensor and Method for Manufacturing the Same
JP2009158957A (ja) イメージセンサーの製造方法
JP2024098142A (ja) イメージセンサー及びその製造方法