TW200525360A - Mobile communication device and memory device and accessing process thereof - Google Patents

Description

200525360 五、發明說明（1) 【發明所屬之技術領域 本發明係關於-種記憶體裝4，特別是有關於 ^ 動電話、及其記憶體裝置以及存取流程。 種仃 【先前技術】 如弟1圖中所示，習知的行動電話1〇皆具有一N⑽ 閃，憶體12用以儲存控制行動電則。之功能及操作： 程式，一誦型快閃記憶體16，用以儲存包括含有姓= Π::::料訊息、®片及由網路上下載回來的内容等 荨之使用者負料，以及一 p左擔士 $ , ^ ^ 各寺 統程式及應用程式之執行，作：5— 1 4 ’用以配合系 如第丨圖中所示二動作二暫二 、订勳電話10啟動時，微處理罩斧 Θ直接執行儲存於_型快閃記憶體 完成開機程序。另外，亦可 矛、，无fe式以 心用耘式以開啟夕媒體功能。然而，隨著現入行動 中多媒體功能快速地拎加，甘 見7仃動電話 曰主&MrvD别α _型快閃記憶體的價格 ϋ生產成閃記憶體12中程式的儲存將會造成行動 本的增加。因此，需要—個低成本、大容量之 【發明内容】 本、3 = 2發明之首要目的，係在於提供-低成 本 大谷里之圮憶體裝置。 二“V本發明係以NAND型快閃記憶體來取代 ΐ;並配^ ’、…D 、定存取流程，以得到一低成本、大容量 第5頁 200525360 五、發明說明（2) 之記憶體裝置。 根據上述目的，本 一 置，其中上诚> ^ '月扣供一仃動通訊器之記憶體裝 /、〒上述仃動通訊器至少 砂 兀。該記憶體裝置句社_老4 #处里及一顓不早 形成於一第一 a 括一虛擬靜態隨機記憶體（PSRAM)， 元；-NAND型^閃士己^由一匯流排耗接上述微處理單 儲存-控制行：：=:;形成於一第二晶片上，用以 用者資料；一介=:功此及刼作的系統程式，以及使 匯流排，用以介接二1電路，形成於第一晶片上，且耦接 機圖示。當行動 存有初始铨式以及一開 ,,. 動通吼益啟動時，微處理器會根據初妒葙 式將糸統程式由NAND型快閃纪悻俨中下韵；^ Γ 私 執行载入於卢示開機圖示於顯示單元中，微處理器 作。 、蛟靜恶隨機記憶體之系統程式以完成開機動 流程，Ϊ ^、目甬的’本發明亦提供-種行動通訊器之存取 一 . 動通訊器至少包括有一微處理器、一翱-口口 Ζ :擬靜態隨機記憶體、NAND型快閃記憶體、」二: 制電路以及_型快閃記憶體。 ）丨面控 處理=機ΐ程包括下列步驟，於行動通訊器啟動時，微 示單；;、：：ϊ於_型快閃記憶體中之一開機圖示於顯 做處理器並且執行儲存於N〇R型快閃記 之一初私妒斗、 u丨心m τ 式載入私將儲存於nand型快閃記憶體中之—系統程 主虛擬靜態隨機記憶體中。接著，微處理器執行載 第6頁 0782-10301twf(nl) ; deilnis.ptd 200525360 五、發明說明（3) 入於虛擬靜態隨機記憶體之糸統程式以完成開機動作 為讓本發明之上述目的、特徵及優點能更明顯易懂 下文特舉一較佳實施例，並配合所附圖式，作詳細_ ’ 、、、w 5兄明如 下： 【實施方式】 由於N0R型快閃記憶體價袼貴及高耗電，本發明係p NAND型快閃記憶體來取代部分N0R型快閃記憶體，來儲= 主要的系統程式及使用者資料。於本發明中，配合本=韻^曰 之記憶體存取流程，且N0R型快閃記憶體儲存有一初始x 式及一開機圖示。本發明之手機用記憶體裝置， °、王 J以》以車交 小的成本具有相同的記憶體容量，甚至更大的記憶體容 量。 ^ 谷 、如第2圖中所示，係為一本發明之行動通訊器2〇〇，例 如為一行動電話，包括一記億體裝置丨〇 〇、一微處理器 18〇 \一通汛單元182以及一使用者介面電路184。其中微 處理器180/用以控制行動通訊器2〇〇之操作。通訊單元 二1 r ί接4處理器1 8 〇，用以介接行動通訊器2 0 ◦與一基 用二八Ί不）。使用者介面電路18 4，耦接微處理器18 〇， (用二r使用者與行動通訊器之間，具有-顯示單元 120 150以及一NAND二門3二憶體140、—介面控制電路 I氏閃纪憶體1 β 0。 於本發明中，&日日、 支丨夬閃兄憶體1 2 0藉由一匯流排與行

0782-10301twf(nl) i dennis.ptd 200525360 五、發明說明（4) 動電話之微處理器1 8 0耦接，並且存放有一初始程式、〆 開機圖不以及_些開機用的附屬程式，舉例來說，蜜 快閃記憶體1 2 0之記憶體容量一般不必超過1 6Mb，用以降 低整個記憶體裝置的製造成本。 虛擬靜態隨機記憶體14〇(以下簡稱為PSRAM)，形成於 一第一晶片（未顯示）上，藉由該匯流排耦接微處理單元 180 〇 一 NAND型快閃記憶體1 6 0，係形成於一第二晶片（未顯 不）上’用以儲存一控制行動電話之功能及操作的系統程 式、使用者資料，例如電話薄、訊息、圖片及音樂播等 等’以及複數多媒體應用程式，例如MP3播放程式、遊戲 程式等等。於本發明中，PSRM 140與NAND型快閃記憶體 1 6 0之記憶體容量會遠大於N 〇R型快閃記憶體丨2 〇之記憶體 容量。舉例來說，PSRAM 140與NAND型快閃記憶體1 60之記 憶體容量分別不會小於64Mb與1281]3。 雖然本發明以NAND型快閃記憶體160代替N0R型快閃記 憶體1 2 0，來儲存行動電話之系統程式及使用者資料，但 由於NAND型快閃記憶體1 60只能被區塊性地連續存取，因 此耑要一介面控制電路1 5 0致使它可以被模擬性地隨機存 取。 介面控制電路i 50，係為一個形成於該第一晶片上之 積體電路’且耦接上述匯流排，用以介接pSRAM 1 4 0與 NAND型快閃記憶體160。此外，由於“帅型快閃記憶體之 可靠度比較不好，因此介面控制電路15〇中亦含有一個錯

200525360 '—" 五、發明說明（5) 誤偵測與修正電路（errnt ^ ί • ^ ^^lerror detection and correction circUlt)152，用以確保傳輸mNAND快閃記憶體i6Q盥 PSRAM 140間之資料完整性。另外，介面控制電路15^|更包 個約有4K bit容量之暫存器（未顯示），用以暫存傳輪 貧料。也就是說，介面控制電路15〇會連續地傳送nand型

快閃記憶體160中之資料到PSRAM 14〇中，便可以對psRAM 1 4 0隨機存取資料。 、，第3圖中所示，為本發明之電子裝置20 0的存取流程。 首先於步驟S20中，當電子裝置2〇〇啟動時，微處理器18〇 會執行NOR型快閃記憶體120中儲存之一初始程式。 於步驟S 3 0中，微處理器1 8 0會依據該初始程式，於顯 示單元（未顯示）中顯示一開機圖示，同時將存在N A n D型快 閃記憶體160中之系統程式下載至PSRAM 140中。 接著步驟S40中，微處理器180會執行下載至psraM 1 4 0之上述系統程式以完成開機動作。以行動電話為例， 元成開機動作表示行動電話已與基地台取得連繫，且進入 一待機模式。 舉例來說，於步驟S40中，儲存mND型快閃記憶體 1 60中之相關的使用者資料亦可一併載入至PSRAM 1 40中， 配合系統程式之開機動作。 此外，多媒體程式可於步驟S40時一併載入psRAM 140 中，或於微處理器呼叫時再由N A N D型快閃記憶體中載入 PSRAM 140中。並且於多媒體程式執行時，再將相關資料 例如音樂檔、照片等等於載入至PSRAM 14〇中以配合該多 0782-10301twf(nl) ; dennis.ptd 第9頁 200525360 ------- 五、發明說明（6) 媒體程式之執行。 其中，由N A ND型快閃記憶體丨6 〇中將資 PSRAM 140係包括下列牛聛昔止二肘=卄次耘式載入 據微處理器180之^ 面 路150會根 輸資料及一對Λ;^，福 型快閃記憶體160中取出傳 之錯祆偵測及修正資料，存至其暫存器中 之兮曰傳^次料^辑介面控制電路1 50會供應暫存於暫存器 j傳輸貝枓至錯誤偵測與修正電路152。錯 :電，會根據該傳輸資料產生一錯誤侦測及。資修 ^ "面控散I電路1 5 〇會檢查是否與來自ΝΑ己 該對應之錯誤侦測及修正資料相同。若以 2-::表示暫存於暫存器中的傳輸資料沒有錯誤若此 :個跑相㈤，則表示暫存於暫存器 = 使該傳輸資料沒有錯誤，A面控制電路15。會將有暫錯 存於暫存益的傳輸資料寫到pSRA 斗 二介面控制電路150會依照檢查結果，； = 存盗中的傳輸資料，然後寫入到psRAM 14〇中。子、暫 再者，於由網路或紅外線裝置輸入之資料皆暫存 快乍产髀】Γ 關機之珂，再寫入NAND型 、1己I·思體160之中。其中，由PSRAM 14〇中將資料 =入_型快閃記憶體係包括下列步驟。首先，介面= 播路15 0會根據微處理器18〇之指令，由psRAM 14〇工· 傳輸資料存至其暫存器中，並且供應至錯誤偵測與修正出 錯誤損測及修正貧料。介面控制電路150會將暫存於暫存 第10頁 0782-10301twf(nl) ； denms.ptd

200525360 五、發明說明（7) 為的該傳輪資料及其對應的錯誤偵測及修正資料寫到 PSRAM 140 中。 根據本發明之存取流程，本發明於N0R型快閃記憶體 中存放一些開機用的附屬程式、開機圖示以及一初始程 式；並且將需要佔用大記憶體容量之系統程式及使用者資 料儲存於NAND型快閔記憶體中。因此’於本發明之行動通 訊為中僅需要一個約1 之|^|〇R型快閃記憶體，搭配一價 格較便宜、大容量之Nand型快閃記憶體，來符合多媒體程 式之應用。 此外，於本發明中PSRAΜ 140、介面控制電路140及錯 誤偵測與修正電路152，可使用DRAM之製程來形成於同一 晶片上，更可以減少成本。 如弟4圖中係表示本發明之另一實施例，其中記憶體 裝置100更包括一記憶體直接存取控制器（DMA c〇ntr〇He 接微處理器、介面控制電路、N〇R塑快閃記憶體及虛揭 靜態隨機存取記憶體。根據本實施例，在步驟82〇中，於 行動電話開機時’微處理器會執行儲存於NQR型快閃記憶 ，中之初始程式，輸出一致能信號致使記憶體直接存取控 =器，將儲存於NAND型快閃記憶體之系統程式，經由介 二=ί路下载至虛擬靜您隨機存取記憶體中。同時微處理 7二項取Nji?型快記憶體中之開機圖示，並顯示於顯示單 能Pί著於步驟4 〇中，微處理器會執行載入於虛擬靜 ^ ^祛存取記憶體之系統程式以完成行動電話之開機動靜 200525360

於本實施例中 統程式由NAND型快閃圮憶體=齑存取控制器，故在系 體期間，微處理器仍可對_型快^遺=存取記憶 因此雖話的整個開機時間將可以縮: 雖：，、、' 本鲞明已以較佳實施例揭露如上，妙 限制本發明，任何熟習此項技藝者 亚非用以 神和範圍内’ t可做更動與潤錦，因此本：：本發明之精 當事後附之中請專利範圍所界定者，月之保護範圍 200525360_ 圖式簡單說明 第1圖係表示習知行動電話之示意圖。 第2圖係表示本發明之行動通訊器之示意圖。 第3圖係表示本發明之存取流程之步驟流程圖。 第4圖係表示本發明之行動通訊器之另一示意圖。 【符號說明】 1 0〜行動電話； 12、120〜N0R型快閃記憶體； 1 4〜隨機存取記憶體； 16、160〜NAND型快閃記憶體； 18、180〜微處理器； 1 0 0〜記憶體裝置： 1 4 0〜虛擬靜態隨機存取記憶體； 150〜介面控制電路； 1 5 2〜錯誤偵測與修正電路； 1 8 2〜通訊單元； 184〜使用者介面電路。

0782-1030Itwf(nl) ； dennis.ptd 第13頁

Claims (1)

1. 200525360 \、申請專利範圍 其中上述行動通訊 上述記憶體裝置包 1 · 一種行動通訊器之記憶體裝置 器至少包括一微處理器及一顯示單元 括： 曰曰 一虛，靜態隨機存取記憶體（PSRAM)，形成於一第一 片上，藉由一匯流排耦接上述微處理哭. 健’係形成於-；二晶片上，用以 述電子裝置之功能及操作的系統程式，以及 述匯：：面ί制：路，•成於上述第一晶片上，且耦接上 =&二11^駚以"接上述虛擬靜態隨機存取記憶體及nand 型快閃記憶體；以及 一一N0R型快閃記憶體，僅存放一初始程式以及一開機 ::初i:$上述電子裝置啟動#，上述微處理器會根據 中二.J二:占將上述系統程式由上述NAND型快閃記憶體 門：ϊ'it擬靜態隨機存取記憶體中，並且顯示上述 :、β不；述顯示單元中，上述微處理器執行載入於上 :虛擬靜態隨機存取記憶體之上述系統程式以完成開機動 穿詈2: 專利範圍第1項所述之行動通訊器之記憶體 ΐ憶體直接存取控制器（DMA ,Λ把理盗、介面控制電路、N〇R型快 虛擬靜態隨機存敢勹咚触廿山 土於门忑隱脰及 初始程式輸出一 A I憶體，其中上述微處理器會根據上述 將上述NAND型二!= :使記憶體直接存取控制器， l决閃圯憶體儲存之上述系統程式，經由上述 0782-10301twf(nl) » dennis.ptd 第14頁 200525360 ------ 六、申請專利範圍 介面控制電~ΤΓ 士 L j 路下裁至上述虛擬靜態隨機在你> i 時上述微處理哭备_ Μ脊取記憶體中，同 # w 會碩取上述N〇R型快記儕髀由—ΘΒ ，並顯示於上述顯示單 〜體中之開機圖示 機動作。^機存取記憶體之上述系統程式以完成開 3 ·如申睛專利範圍第 裝置，其中於上#_一 &牙戶' 7 、 丁勡通汛态之記憶體 將上述虛擬靜通訊器關機之前，上述微處理器會 Μ晴閃存取記憶體中欲館存的資料寫入上述 裝置4: Ϊ 範圍第1項所述之行動通訊器之記憶體 路，用：確二面控制電路包括一錯誤俛測及修正電 存取記憶體間之資料完整性。 、麗楗靜悲卩思機 壯耍L ^申請專利範圍第1項所述之行動通訊器之記憶雕 ^ Μ血^ ^ _R快閃記憶體之容量遠小於上趣〇 = L、肢，、上述虛擬靜態隨機存取記憶體之容量。 和署^ 請專利範圍第5項所述之行動通訊器之記憶體 衣置，，、中;^述N0R快閃記憶體之容量不大於16Mb 乂 狀7·如申請專利範圍第6項所述之行動通訊器之記憶體 裝置，其中上述NAND記憶體與上述虛擬靜態隨機存取W 記憶體之容量不小於mMb。 仔取存取 8· 一種行動通訊器之存取流箨，上述行動通訊器至小 包括有一微處理器、一顯示單元、虛擬靜態隨機存二 體、NAND型快閃記憶體、一介面控制電路以及N0R型快閃思 0782-10301twf(nl) » dennis.ptd 第15頁 200525360 六、申請專利範圍 記憶體，上述存取流程包括 於上述行動通訊器啟動時， 上述N0R型快閃記憶體 k U處理器顯示儲存於 中，· 體中之-開機圖示於上述顯示單元 上述微處理器執行儲存於 红式載入至上述虛擬靜態隨機存取記t音體;中之一糸、，光 上述微處理器執行载入於上述虛擬靜能卩_:以及 产 體之上述系統程式以完成開機動作。砰心^機存取記 程，9更ni’S:圍第8項所述之行動通訊器之存取流 釭更匕括將錯存於上削娜型快閃記憶仔取 述虛擬靜態隨機存取記憶體中以配合 程，括申圍Λδ=2行動通訊器之存取流 ^取人儲存之資料寫人上述咖型快閃記憶體 J •中如上申f請專8項所述之行動通訊器之存取流 二A 1 、 更包括一記憶體直接存取控制器 (DMA controller)耦接上述微處理器、介面控制電路、 N0R型快閃記憶體及虛擬靜態隨機存取記憶體。 、I2·如申請專利範圍第11項所述之行動通訊器之存取 流程，其中更包括根據上述初始程式輸出一致能信號，致 使記憶體直接存取控制器，將上述!^肋型快閃記憶體儲存 200525360

   六、申請專利範圍 之上述系統程式經由μ、+、A 態隨機存取記憶體中。处"面控制電路下載至上述虛擬靜 13· 一種行動通訊器，包括： —微處理器，用，、，Λ -通訊單元，耦接=上述行動通訊器之操作； 通訊器舆一基地台；接述微處理器，用以介接上述行動 一使用者介面雷敗 使用者與上述行動通；哭=上=處理器…介接於 -記憶體單元，=之間，包括一顯示單元；以及 一虛擬靜態隨機存 藉由一匯流排耦接F、+、。己體，形成於一第一晶片上， 卩耦接上述微處理哭； -NAND型快閃記愔髀 儲存一控制上述行動係形成於一第二晶片上，用以 及使用者資料； Λ為之功能及操作的系統程式，以 )丨面控制電路，取士 述匯流排，用以介接上^卢；上述第一晶片上，且耦接上 型快閃記憶體； &虛擬靜態隨機存取記憶體及NAND 一錯誤债測及修正電路， 曰 以確保傳輸於上述NAND快閃二t於上述弟一曰曰片上，用 憶體間之資料完整性；以及。思體與虛擬靜悲隨機存取記 一N0R型快閃記憶體，藉 理器，僅存放一初始式上这匯抓排耦接上述微處 啟Γ寺’上述微處理器會根據上述初始Ξ 上述系統程式由上述麵型快閃記憶體中下載至：ΐ卢f 上述虛擬

   200525360 六、申請專利範圍 — ' 靜恶隨機存取記憶體中，並且顯示上述開機圖示於上述顯 示單元中、，十述微處理器執行載入於虛擬靜態隨機存取記 隐體之上述系統程式以完成開機動作，並且於上述行動通 訊器關機之前，上述微理器會將上述虛擬靜態隨機存取記 憶體中欲儲存之料寫入上述NAND型快閃記憶體中。 1 4.如申請專利範圍第1 3項所述之行動通訊哭，其中 士述NOR快閃記憶體之容量遠小於上述難·記憶^盘^述 虛擬靜態隨機存取記憶體之容量。 /、 、、1 5 ·如申請專利範圍第1 4項所述之行動通訊器，立中 上述nor快閃記憶體之容量不大於16Mb。 ^ ’、 16·如申請專利範圍第15項所述之行動通訊哭，立 憶體與上述虛擬靜態隨機存取記憶體之容量不 括-記憶體申直:專存#以制第:3:所述：行動通訊器，更包 機存取記憶體^=、_型快閃記憶體及虛擬靜態隨 輸出一致能信號，致#处微處理為會根據上述初始程式， 型快閃記憶體；存=憶體直接存取控制器將上述隱 路下載至上述虛擬靜=糸統红式，經由上述介面控制電 理器會讀取上侧機存取記憶體中，同時上述微處 上述顯示單元中，、、、δ己憶體中之開機圖示，並顯示於 靜態隨機存取記憶體f微處理器會執行載入於上述虛擬 ^ _之上述系統程式以完成開機動作。

   0782-10301twf(nl) ; denms.ptd

   第18頁