TW199248B - - Google Patents
Download PDFInfo
- Publication number
- TW199248B TW199248B TW080106646A TW80106646A TW199248B TW 199248 B TW199248 B TW 199248B TW 080106646 A TW080106646 A TW 080106646A TW 80106646 A TW80106646 A TW 80106646A TW 199248 B TW199248 B TW 199248B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- aforementioned
- digital
- patent application
- generating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
- H04L5/24—Arrangements affording multiple use of the transmission path using time-division multiplexing with start-stop synchronous converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S370/00—Multiplex communications
- Y10S370/901—Wide area network
- Y10S370/902—Packet switching
- Y10S370/903—Osi compliant network
- Y10S370/907—Synchronous optical network, SONET
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
Description
X9924S Λ 6 13 6 經濟部中央標準局員工消費合作社印製 五、發明説明(1 ) 技術背景 本發明有關數位輸条統,尤指一種將同步數位信號轉 換成非同步數位信號之數位傳輸条統。 本發明之背景 將同步數位傳輸信號轉換成非同步數位信號之先前技 術是已知的,在最近的數位傳輸糸統中,其由一般數元移 動及材料數元所提供之資料信號中之大間隙的平順則變得 極為重要,例如,將一SONET STS—1同步數位 信號轉換成一 DS. 3非同步數位信號則更為重要,如所週 知,在STS—1信號格式中,所謂之指示器諝整僳用來 調和從一輸入的STS—1信號導出之一時序信號及一本 機的時序信號間之不同的小相位及頻率,此調整之進行像 以一如同數元組為基礎,且可為正或負,在正常的条統蓮 作期間,指示器調整之發生相當地罕見,此即産生該信號 中之一低頻的相當大的峰間顫動成份,當条統蓮作退化時 ,指示器調整即可能更常發生,若此,一大範圍之指示器 調整比率即成為可能,與一相位鎖定環及一同步缓衝儲存 器相關聯之一所謂數元漏洩配技術在由一 SONE T信號 格式中之指示器調整所産生之一資料信號中之間隙平順的 霄試中已有提及,1數元漏洩傺被界定為被提供至一相位 鎖定環之一數元的相位錯誤,這些技術之一則使用一數元 接一數元之漏洩調整,故具有一> 較寬〃的頻帶寬度之一 相位鎖定環可能被使用於去同步器中,然而,此數元接著 疋度逍用中BB家樣準(CUS)甲4規格(210X297公《) ~ —〇 — (請先閲讀背面之注意事項再塡寫本頁) 裝· 訂_ 線- 經濟部中央標準局貝工消費合作社印製 199248 Λ6 _13 6 五、發明説明(2 ) 數元之技術並不適於供可能發生的指示器調整比率之全部 範圍之補償用,供使用一適當的數元漏洩配置之指示器調 整補償用之一種霄試亦己被提出,然而,就提出適當的數 元漏洩配置之我們的知識中之最好的而言,仍於例如 DS3信號之非同步數位信號中發生過度的顫動,或僅簡 單地並不滿意地操作。 本發明之摘要 根據本發明,先已知數元漏洩配置之難題即藉使用與 一同步緩衝儲存器及數位相位錤定環相關之一唯一適合的 數元漏洩配置予以克服,在其數元被漏洩至相位鎖定環以 進行相位調整之一間隔藉使用一唯一數元漏洩間隔估算技 術可控制地且適合地被更新,此唯一數元漏洩間隔估算技 術在一最終之非同步數位信號中導致顗動行為之重要改進 〇 更特別地,此唯一數元漏洩間隔估算技術僳藉以所諝 所接收的信號指示器調整之一過去的結果為基礎産生一需 求的數元漏洩間隔來達成顫動行為之改良。 在本發明之一具體化實施例中,其數元漏洩間隔僳藉 使用所接收信號之連續的指示器調整間之時間間隔的平均 值而適當地獲得。 在本發明之一具體化實施例中,其數元漏洩像藉有利 地使用一儲存器及其有關之比較器而於平順方式中被完全 理解,其儲存器像回應所接收的信號中之指示器調整及所 (請先閲讀背面之注意事項再填寫本頁) 裝< 訂_ 線· 本紙張尺度逍用中國國家楳準(CNS) f 4規格(210X297公龙) -4 - 經濟部中央標準局員工消#合作社印製 199248 Λ 6 ____Β6 五、發明説明(3 ) 估算的數元漏洩間隔之表示法以提供一數元漏洩計數至比 較器,另供應至比較器者像産生來回應一間隙輸入時序信 號之缓衝儲存器之電流寫入位址,其比較器提供位於估算 的漏洩間隔處之需求的漏洩數元至相位鎖定環以於一平順 方式下進行相位調整,其相位鎖定環即依次産生供缓衝儲 存器用之一平順的讀出時序信號。 本發明之一技術的優點偽當使用具有較所需求的其他 方面實質上"較寬〃的頻帶寬度之一數位相位鎖定環時 卽可完全瞭解滿意的顫動行為。 圖1顯示一簡化的方塊圖型態,俗包括本發明之一具 體化實施例之一同步數位信號至非同步數位信號的轉換配 置; 圔2偽以一簡單化之方塊圖型態描述圖1之間隔估算 及可規劃程式的漏洩計數器之細節;及 圖3及圖4僳圖1之數元漏洩控制110之操作型態 的流程圖。 詳細說明: 圖1之簡化的方塊圔型態係顯示包括本發明之一具體 化實施例之同步至非同步數位信號轉換配置之細節,因此 ,其所顯示者係輸入信號源101及輸入時序信號源 102,在一例子中,輸入信號偽STS—1 SONET信號,而輸入時序信號像51. 84MHz之 STS — 1時序信號,其輸入時序信號俗典型地從已知型 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家楳毕(CNS)甲4規格(210X297公藿) -5 - 經濟部中央標準局貝工消費合作社印製 jl 9 9 2 4; b Λ 6 __B6__ 五、發明説明() 4 態中之輸入信號導出,輸入時序源102亦産生一圖框同 步信號,在此例子中,此圖框同同步倍號像8KHz之 STS—1比率,其SONET STS—1信號格式僳 被描述於1989年二月,具有通倍研究,TA—TSY —000253,名為a SONET傳输条统:一般共同 的標準〃之技術顢問中及1 990年二月,命名為a數位 階組一光學介面比率及格式規格(SONET) 〃之 A N S I製圖標準中。 在此例子中,解碼器103提供有输入信號,输入計 時信號,圖框同步信號且被用來將STS—1信號轉換成 一間隙DS3數位信號,並將STS—1時序信號轉換 成一間隙的時序信號,其DS3數位信號格式傜眾所週 知且被描述於1 977年第2卷,AT&T之〜電傳輸送 工程"中,解碼器1 03提供一所諝的間隙資料信號及間 隙時序信號至同步缓衝儲存器104,解碼器103亦産 生於輸入S T S— 1倍號中指示一指示器調整之一指示器 FLAG及其是否為一正向或負向調整,為從一STS— 1信號格式獲得一D S 3酬載倍號之配置僳眾所週知的, 如何從上述ANSI製圖標準或技術顧間中檢測指示器調 整之出現亦像顯而易見之一般性的個別處理技術,特別是 ,在STS—1信號格式中之H1及H2數元數组則指出 一指示器諝整之發生及該諝整你正或負,在STS—1信 號格式中之Η 1及H2數元組之檢測傜相當有條理地向前, _囿击圓1*61後被標批革黻元渥渖榉制1 1 0及間隔估笪 (請先閲讀背面之注意事項再塡寫本頁) 裝· 訂_ 線- 一 6 一
X9924S Λ 6 Β6 經濟部中央標準局員工消費合作社印製 五、發明説明(5 ) 器及可規劃程式的漏洩計數器105,指示器FLAG則 從解碼器1 03被提供至數元漏洩控制1 1 〇及間隔估算 器及可規劃程式漏洩計數器1 0 5及數元漏洩儲存器 106,根據本發明,數元漏洩控制11〇像蓮作適酋地 漏洩可控制之一數元計數以於輸入數位信號中補償指示器 調整,前述輸入數位信號於此實施例中傜指STS—1數 位信號,其正向及負向指示器調整均可能發生,必然地, 正向及負向漏洩亦是需要的,如上所述,指示器調整發生 之比率可能改變,間隔估算器及可規劃程式之漏洩計數器 1 0 5即根據本發明而有利地被使用來適當地諝整所諝的 數元漏洩間隔,故其數元即於適當的瞬間漏洩以平順地以 不同比率補償指示器調整,為了減小從缓衝儲存器104 輸出之平順資料信號中之顫動而言前述方式像極重要的, 若數元漏洩間隔太長,將可獲得$好的〃顫動行為,但缓 衝儲存器104於相關的計數器頻率出現補償之情況將易 於超限,若數元漏洩間隔太短,緩衝儲存器104將不會 超限,但將産生*不好的〃顫動行為,一預定數目之同步 SONET STS—1酬載波封數元將被漏洩以供每一 接收之指示器調整用,其時間之分隔將由數元漏洩間隔來 決定,最好是,八(8)値同步STS—1酬載波封數元 係於由間隔估算器及可規劃程式之漏洩計數器1 0 5所決 定之一數元漏洩間隔中被漏洩出來,其SONET STS — 1酬載比率係50. 112MHz,到其末端時 ,漏洩脈衝即於估算間隔被從間隔估算器及可規劃程式之 (請先閲讀背面之注意事項再填寫本頁) 本紙張疋度遑用中Η國家《準(CNS)甲4規格(210X297公») -7 - X99248 Λ 6 13 6 經濟部中央標準局員工消費合作社印製 五、發明説明(6 ) 漏洩計數器105供應至數元漏洩儲存器106,間隔估 算器及可規劃程式之漏洩計數器105之細節將顯示於圖 2中且描述於下,數元漏洩控制110之蓮作係顯示於圖 3及圖4之流程圖中且描述如下: 來自數元漏洩儲存器106之數元漏洩計數器傜被提 供至比較器107,以與缓衝儲存器104之電流寫入位 址(WADDR)相比較,縱使寫入位址顯示出如同於缓 衝儲存器104中被産生其他的配置,例如一間隔計數器 ,即可能被用來獲得寫入位址,若此,其他配置亦可被考 慮傜位於緩衝儲存器104内,比較器107中之比較結 果即被提供至數位相位鎖定環108及相位比較器111 ,數位相位鎖定環108亦包括濾波器112及一所諝電 壓控制振盪器114,此數位相位鎖定環配置偽習用的且 敏捷地使用數位電路技術,當一指示器調整發生時,緩衝 儲存器1 04之寫入地址(WADDR)及數元漏洩儲存 器106之漏洩數元計數輸出均藉一數元組,亦即八數元 ,端梘其調整像正向或負向而使其前進或遲延,若指示器 調整僳正向,則寫入位址及儲存器106之計數均減少, 若指向器諝整係負向,其寫入位址及儲存器106之計數 則均增加,若此,於發生指示器調整之下,比較器107 初始時看起來並無改變,然後,於估算間隔時,數元漏拽 控制1 1 0即於一控制方式下毎次漏洩一指示器調整數元 至比較器107,數元之漏洩乃像數元漏洩儲存器106 之計數移向一中心位置,與儲存器1 ◦ 6之計數及缓衝儲 (請先閲讀背而之注意事項再填寫本頁) -裝· _ 本紙張尺度逍用中β國家橾準(CHS)甲4規格(210X297公龙) -8 -
9934S Λ 6 Β6 經濟部中央標準局员工消費合作社印製 五、發明説明(7 ) 存器1 04寫入位址有關之唯一使用的比較器1 07邸避 免因由被提供至數位相位鎖定琢108之指示器調整而正 常地産生之大相位調整,且容許根據本發明控制相位諝整 數之漏洩至數位相位鎖定環108,輿數位相位鎖定環 1 08有闋之數元漏洩控制1 1 0之適笛的數元漏洩間隔 控制即意義重大地改進了例如一DS3信號之最終的平 順資料信號中之顫動行為,前述平順資料信號像存在於例 如S T S — 1倍號之输入數位倍號中之指示器諝整中,數 位相位鎖定環108之一輸出即經濾波器108提供至缓 衝儲存器之讀出計時(RCLK)輸入,濾波器109於 此實施例中像用來將來自數位相位鎖定琛108之輸出信 號中之> 高"頻顫動進行濾波,來自濾波器1 09之输出 像需求之平順讀出計時信號,例如一DS3數位信號之 需求的平顒賫料信號僳被提供作為來自缓衝健存器104 之資料输出。 簡化的方塊圈型態之園2偽顯示間隔估算器及可規劃 程式之漏洩計數器105之細節,如上述,數元你以一控 制方式被漏洩,亦即被提供至數位相位鎖定琢108以供 於輸入ST S_ 1信號中之指示器諝整所産生之相位及頻 率的不同進行平順地調整,數元漏洩所發生處之間隔你良 好的顫動行為被獲得之處像非常重要的,根據本發明,藉 可控制地數元漏洩間隔之適當地諝整可明瞭,在本發明之 此一具鼸化實施例中,僳藉産生以一指示器諏整之過去的 順序為基礎之一數元漏洩間隔即可獲得適當的調整,至此 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逍用中明B家搮準(CNS) T4規格(210x297公釐) -9 - x99346 Λ 6 η 6 經濟部中央標準局貝工消費合作社印製 五、發明説明 (8) 末端,間隔估算器及可規劃程式之漏洩計數器105即産 生藉使用所接收的S T S_ 1信號中之連鑛的指示器調整 時間間隔的移動平均數所決定之一間隔處之一所諝的漏拽 脈衝,因此,圓框同步信號即被提供至除法器201及可 規劃程式之漏洩計數器202,在此實施例中,圓框同步 信號你8KHz,除法器201傜將圖框同步信號除以Y 以獲得計數器計時,Y像有開缓衝儲存器104之平順讀 出計時比率之一預定數目,Y最好像一大於毎一指示器諝 整所漏洩出之平順資料數元之相關數目之一數目,在此例 子中,此平順資料信號係DS3信號而Y是八(8),其 指示器F LAG傜被提供至計數器203 — 0到203 — 7及可規劃程式漏洩計數器202,八僱計數器203你 用來在連續的指示器諝整間獲得一需求的間隔之移動平均 數,數目八於顫動行為及缓衝儲存器104之儲存容量大 小及數元漏洩儲存器106 (圔1)間僳一合理的協定, 來自除法器201之一输出像計數器時鐘,僳經由及闥 204將其提供至每一個計數器203 — 0到203 — 7 及至計時器205,又,分別被提供至計數器203—0 到203—7者像起始參數ICO到IC7,在此例子中 3 2 0 0 i ,這些起始參數像根據ICi=-,其i Y 傷計數器的數目,即0,……7,而Y則為除法器20 1 之除數,來自每一個計數器203之讀數均可控制地為了 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度通用中Η國家«準(CNS)甲4規格(210x297公龙) -10 - 199348 Λ 6 η 6 五、發明説明 獲得移動平 均Ιίΐΐ被提供至下一個計數器 2 0 3 ,其計數即 經濟部中央標準局貝工消費合作社印製 回應指示器FLAG信號而移位,計數器203 — 〇之計 數輸出即被提供至單元2 0 6以決定計數器2 0 3 — 〇是 否處於一飽和狀態,此一狀態像當計數器203—〇之計 數逹到3200/Y時,此時,單元206即産生一抑制 信號使及閘2 04失效而計數器2 0 3之計數則停止不動 ,此卽使數元漏洩間隔之適當的調整失效。 來自計數器203—1之計數輸出亦被提供至除法器 207,在此例子中,除法器207具有一2之除數並提 供一超過計數2之平均至可控制選擇器208,計數計 2 0 5促使選擇器2 0 8提供超過計數2之平均至可規劃 程式之漏洩計數器2 0 2以供於条統起動或重置後之一預 定間隔用,否則,選擇器208即從除法器209提供超 過計數8之平均至可規劃程式之漏洩計數器202,所選 擇之平均計數則負載於可規割程式漏洩計數數2 0 2以回 應指示器FLAG,故於条統起動或重置相同,數元漏洩 儲存器106及緩衝儲存器104即更快速地聚合,否則 ,即需具有更多儲存容量之儲存器及缓衝儲存器,計時器 2◦5亦於預定的間隔内提供一信號至失效的除法器 209,除法器209之除數數係8,並從計數器203 一7獲得超過輸計數值8之一平均,超過計數8之平均傜 經由位於預定問隔終端之選擇器2 0 8提供至可規制程式 之漏洩計數器202,所選擇之平均計數則負載於可規劃 程式漏洩計數器202内以回應指示器FLAG,可規割 (請先閲讀背而之注意事項再塡寫本頁) 本紙張尺度逍用中B B家標準(CHS)甲4規格(210X297公*) 99248 Λ 6 Β6 經濟部中央標準局貝工消費合作社印製 五、發明説明 (1汐 程式漏洩計數器202像回應於所提供之平均計數信號並 於逹到平均計數時産生一漏洩脈衝以回應圖框同步信號。 當圖3及4連接1一1及2—2形成一流程圖時即顯 示數元漏洩控制110之蓮作,其中,間隔估算器及可規 劃程式漏洩計數器105及數元漏洩儲存器106即於一 適笛的數元漏洩間隔適切地産生一漏洩數元計數值,因此 ,其過程即由起動步驟30 1開始,在步驟302中,數 元漏洩控制110即被重置,計數值則如上述,你起始於 每一計數器203 (圖2)中,步驟303指出下一圖框 以回應圖框同步信號,而步驟304則更新可規削程式漏 洩計數器2 0 2,步班3 0 5則測試在數元漏洩鍺存器 1 06中之值是否為0,若其测試結果你a是〃,控制即 進行步驟3 1 0,若步驟305之测試結果傈a非〃,步 驟306即測試可規劃程式漏洩計數器202中之計數是 否等於平均計數值,即適當地估算之數元漏洩間隔,若步 驟306之測試結果係> 非",控制邸進行至步驟3 1 0 ,若步驟306之测試結果像> 是",其數元漏洩運作即 像有效的,至其末端時,步驟3 0 7即促使數元漏洩儲存 器106移動1數元至中心,儲存器106邸回應指示器 FLAG以增加或減少其計數Y—1,在此例子中,Y— 1等於指示器諝整中之DS3數元之數目,步驟308則 重置可規劃程式漏洩計數器202至其起始計數,在步嫌 309中,數元漏洩儲存器106之值即被提供至比較器 107 (圖1),數元係直到一指示器諝整已發生時方才 (請先閲讀背面之注意事項再塡寫本頁) 本紙張尺度遑用中a國家揉準(CNS)肀4規格(210X297公货) -12 _ 經濟部中央標準局員工消#合作社印製 199248 Λ 6 __ 五、發明説明(11) 漏洩,步驟3 1 Ο即測試以決定圔框同步倍號之數目是否 為Υ之整數倍數,若測試結果像 ''非〃,控制即進行至步 驟3 1 8,若步驟3 1 0之測試結果像★是〃,步驟 3 1 1則促使計時器205被更新,步驟3 1 2則测試以 決定計時器205於此例子中是否已達預定之3. 6的間 隔,若測試結果偽a非〃,步驟3 1 3則選擇除法器 2 0 7之起過二(2)計數輸出之平均被輸出至可規割程 式漏洩計數器202,若步驟之测試結果傜a是〃,其 預定間隔卽消失,且步驟314即從除法器209選擇超 過八(8)輸出之平均來提供至可規劃程式漏洩計數器 202,步驟305則停止計時器205直到条統被重新 起動或重置,步驟316則測試計數器203—0之計數 值是否小於3 2 0 0 /Y ,若其測試結果偽a非",計數 器203之增加即如上述般地被抑制,而控制則進行至步 驟3 1 8 ,若步驟3 1 6之測試結果偽a是",即未達飽 和而步驟3 17則將毎一計數器203增加一(1),步 驟318則測試來決定一指示出一指示器調整已發生之指 示器F L A G是否已被接收,若其測試結果像*非〃, 控制即進行至步驟3 0 3 ,若步驟3 1 8之測試結果像〜 是〃,一指示器FLAG即已被接而步驟3 1 9則促使計 數器203中之計數值如上述般地被移動,最後,步驟 3 2 0促使所選擇的平均值被負載入可規割程式之漏洩計 數器中以回應指示器二(2)計數輸出之平均被選出且一 旦其計時除法器209之超過八(8)計數輸出之平均被 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度遑用中《Β家樣準(CNS)甲4規格(210X297公*) -13 - -i9924b - 五、發明説明(12)選出為止。 (請先閲讀背面之注意事項再塡寫本頁) 裝. 經濟部中央標準局员工消f合作社印製 本紙張尺度逍用中國国家標準(CNS)甲4規格(210X297公龙) -14 -
Claims (1)
- 經濟部屮央標準局員工消費合作社印製 19924S B7 C7 _________D7 六、申請專利範圍 1 . 一種將於一輸入數位計時比率之一輸入數位信號 去同步以獲得不同於輸入數位計時比率之一輸出數計時比 率之一輸出數位信號之裝置,包括: 一輸入數位信號之一來源; 一輸入時序信號及輸入圖框同步信號之一來源; 供獲得一來自前述輸入數位信號之間隙資料用之設備 f 供獲得來自前述輸入時序信號之一間隙時序信號用之 設備; 供檢測在前述輸入數位信號中指示器調整之發生用及 供産生代表該發生之第一個控制信號及前述指示器調整之 方向用之設備,毎一前述指示器調整均包括一預定數目之 數元; 供産生一輸出計時信號用之一數位相位鎖定環,前述 數位相位鎖定環係回應於一相位調整信號;及 提供有前述間隔資料信號,前述間隙時序信號及前述 輸出時序信號以供作為一輸出用之緩衝儲存器設備,一平 順資料信號則同步於前述输出時序信號,前述缓衝存儲器 包括回應於前述間隙時序信號以供産生前述寫入位址之設 備,該裝置之特徽像在於: 提供有前述圖框同步信號及回應於前述第一個控制信 號以供適當地於前述指向器調整中之前述數元間産生一估 算間隔且供於前述估算間隔中産生一第二個控制信號用之 設備; (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家櫺準(CNS)甲4規格(210x297公釐)' -15 - 19924S B7 C7 D7 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 回應於前述第一及第二個控制信號以供産生指示一數 元調整之第三個控制信號之設備;及 供比較前述第三個控制信號及一寫入位址以獲得前述 相位調整信號設備。 2. 如申請專利範圍笫1項所界定之裝置,其特擻在 於·•供適當地産生前述估算之設備包括供於連鑛發生之前 述指示器調整間獲得一規定的間隔平均之設備。 3. 如申請專利範圍第2項所界定之裝置,其待徽在 於:供獲得前述一規定的平均之設備包括供獲得於前述一 連串連續發生的指示器調整間之前述間隔之一移動平均之 設備。 4. 如申請專利範圔第3項所界定之裝置,其持徽在 於:供獲得前述移動平均之前述設備包括供獲得一第一値 移動平均用之設備;供獲得至少一第二個移動平均用之設 備;及供可控制地以一預定的標準為基礎選擇前述第一個 移動平均或前述至少二個移動平均作為一輸出之設備。 5. 如申請專利範圍第4項所界定之裝置,其特徽在 於:前述第一値移動平均之數目係二而前述至少第二値移 動平均之數目是八。 6. 如申請專利範圍第4項所界定之裝置,其特微在 於:一計時器及前述預定標準係用來選擇前述第一個移動 平均以供藉由前述計時器於条統被起動或重置後決定一預 定間隔用,然後則選擇前述至少第二値移動平均。 7. 如申請專利範圍第2項所界定之裝置,其特徽在 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) 一 16 — 99248 A 7 B7 C7 D7 經濟部中央橾準扃員工消费合作社印製 六、申請專利範ffl 於:前述供産生一估算及供産生一第二镝控制信號之設備 更包括有提供前述圖框同步信號之可規劃程式計數器及供 可控制地提供一前述規定的平均之代表以供産生前述第二 個控制信號用之設備。 8. 如申請専利範園第4項所界定之裝置,其持徽在 於:前述供産生一估算及供産生一第二個控制倍號用之設 備更包括提供前述圈框同步信號。前述邐擇的第一個j移動 平均或至少第二個移動平均輸出及前述供産生前述第二値 控制信號用之一個控制信號之一可規劃程式計數器。 9. 如申請專利範園第1項所界定之裝置,其特徵在 於:前述輸入數位信號偽一同步數位信號而前述输出數位 信號一非同步數位信號。 10. 如申請專利範園第9項所界定之裝置,其特徽 在於:前述同步數位信號像一 SONET STS-1數 位信號而前述非同步數位信號像一 D S 3數位信號。 1 1 ·如申請專利範圍第1項所界定之裝置,其特徴 在於··供産生前述第三個控制信號之設備包括一數位儲存 器,該數位儲存器像回應前述第一及第二個控制信號以産 生代表一數元漏洩計數之第三個控制信號。 12.如申請專利範圍第1項所界定之裝置,其特徽 在於:更包括從前述相位鎖定環提供有一输出以從前述輸 出計時器信號濾掉高頻顫動之濾波設備。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐)_ -17 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/572,740 US5052025A (en) | 1990-08-24 | 1990-08-24 | Synchronous digital signal to asynchronous digital signal desynchronizer |
Publications (1)
Publication Number | Publication Date |
---|---|
TW199248B true TW199248B (zh) | 1993-02-01 |
Family
ID=24289156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW080106646A TW199248B (zh) | 1990-08-24 | 1991-08-21 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5052025A (zh) |
EP (1) | EP0473338B1 (zh) |
JP (1) | JPH0761063B2 (zh) |
KR (1) | KR100195817B1 (zh) |
CA (1) | CA2037748C (zh) |
DE (1) | DE69124319T2 (zh) |
TW (1) | TW199248B (zh) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5263057A (en) * | 1990-05-09 | 1993-11-16 | Ant Nachrichtentechnik Gmbh | Method of reducing waiting time jitter |
FR2668323B1 (fr) * | 1990-10-17 | 1993-01-15 | Telecommunications Sa | Dispositif de reduction de la gigue due aux sauts de pointeurs dans un reseau de telecommunications numeriques. |
US5157655A (en) * | 1990-10-31 | 1992-10-20 | Transwitch Corp. | Apparatus for generating a ds-3 signal from the data component of an sts-1 payload signal |
FR2669798B1 (fr) * | 1990-11-23 | 1994-09-16 | Lmt Radio Professionelle | Dispositif pour la transmission d'informations synchrones par un reseau asynchrone, notamment un reseau atm. |
IT1244350B (it) * | 1990-12-21 | 1994-07-08 | Telettra Spa | Metodo per la riduzione del rumore di fase introdotto nella resincronizzazione di segnali digitali mediante giustificazione, e circuiti integrati per l'implementazione del metodo |
US5268936A (en) * | 1991-07-08 | 1993-12-07 | At&T Bell Laboratories | Synchronous digital signal to asynchronous digital signal desynchronizer |
US5200982A (en) * | 1991-10-02 | 1993-04-06 | Alcatel Network Systems, Inc. | In-line piece-wise linear desynchronizer |
US5272703A (en) * | 1991-12-16 | 1993-12-21 | Alcatel Network Systems, Inc. | N-bit parallel input to variable-bit parallel output shift register |
US5235332A (en) * | 1991-12-16 | 1993-08-10 | Alcatel Network Systems, Inc. | Parallel ds3 aid/idle code generator |
US5267236A (en) * | 1991-12-16 | 1993-11-30 | Alcatel Network Systems, Inc. | Asynchronous parallel data formatter |
US5268935A (en) * | 1991-12-20 | 1993-12-07 | At&T Bell Laboratories | Synchronous digital signal to asynchronous digital signal desynchronizer |
FI90709C (fi) * | 1992-02-14 | 1994-03-10 | Nokia Telecommunications Oy | Järjestely osoitinvärinän vaimentamiseksi desynkronisaattorissa |
FI95636C (fi) * | 1992-02-14 | 1996-02-26 | Nokia Telecommunications Oy | Desynkronisaattori ja menetelmä osoitinvärinän vaimentamiseksi desynkronisaattorissa |
JP2888022B2 (ja) * | 1992-04-02 | 1999-05-10 | 三菱電機株式会社 | 通信制御装置 |
EP0572366B1 (en) * | 1992-05-27 | 1998-08-12 | Telefonaktiebolaget Lm Ericsson | A method and an arrangement relating to memory write-in and read-out |
US5404380A (en) * | 1992-08-25 | 1995-04-04 | Alcatel Network Systems, Inc. | Desynchronizer for adjusting the read data rate of payload data received over a digital communication network transmitting payload data within frames |
US5402452A (en) * | 1992-08-25 | 1995-03-28 | Alcatel Network Systems, Inc. | Incremental phase smoothing desynchronizer and calculation apparatus |
US5497405A (en) * | 1993-07-01 | 1996-03-05 | Dsc Communications Corporation | Open loop desynchronizer |
FR2709897B1 (fr) * | 1993-09-10 | 1995-10-20 | Cit Alcatel | Dispositif de filtrage de gigue de déjustification positive d'un train numérique et application au filtrage de gigue de déjustification positive et positive-négative d'un train numérique. |
FR2709898B3 (fr) * | 1993-09-10 | 1995-10-13 | Cit Alcatel | Dispositif de filtrage de gigue de déjustification positive d'un train numérique et application au filtrage de gigue de déjustification positive et positive-négative d'un train numérique. |
GB9323187D0 (en) * | 1993-11-10 | 1994-01-05 | Northern Telecom Ltd | Pointer justification even leak control |
EP0652657B1 (en) * | 1993-11-10 | 2002-01-02 | Nortel Networks Limited | Pointer justification event leak control |
US5457717A (en) * | 1993-11-29 | 1995-10-10 | Dsc Communications Corporation | Apparatus and method for eliminating mapping jitter |
ES2102938B1 (es) * | 1994-03-28 | 1998-04-16 | Alcatel Standard Electrica | Sistema de reduccion de fluctuaciones de fase en demultiplexores digitales. |
US5548534A (en) * | 1994-07-08 | 1996-08-20 | Transwitch Corporation | Two stage clock dejitter circuit for regenerating an E4 telecommunications signal from the data component of an STS-3C signal |
US5796795A (en) * | 1994-11-30 | 1998-08-18 | Gte Laboratories Incorporated | Data transferring circuit which aligns clock and data |
US5699391A (en) * | 1995-05-31 | 1997-12-16 | Dsc Communications Corporation | Digital desynchronizer |
US5761242A (en) * | 1995-06-12 | 1998-06-02 | Sprint Communications Co. L.P. | System for the measurement of sonet network synchronization quality |
GB2303981A (en) * | 1995-07-29 | 1997-03-05 | Northern Telecom Ltd | Broadcast video desynchroniser |
DK133495A (da) * | 1995-11-24 | 1997-05-25 | Dsc Communications As | Fremgangsmåde og modtagerkredsløb til desynkronisering i et digitalt transmissionssystem |
US5796796A (en) * | 1996-01-11 | 1998-08-18 | Industrial Technology Research Institute | Pointer adjustment jitter cancellation processor utilizing phase hopping and phase leaking techniques |
CN1065384C (zh) * | 1996-04-29 | 2001-05-02 | 财团法人工业技术研究院 | 网络上的指标调整抖动消除装置和方法 |
US6064706A (en) * | 1996-05-01 | 2000-05-16 | Alcatel Usa, Inc. | Apparatus and method of desynchronizing synchronously mapped asynchronous data |
US6088413A (en) * | 1997-05-09 | 2000-07-11 | Alcatel | Apparatus for reducing jitter in a desynchronizer |
JP3398593B2 (ja) * | 1998-03-18 | 2003-04-21 | 富士通株式会社 | ペイロード相対位置変更要求装置及びそれを含む伝送装置 |
JP2000031948A (ja) * | 1998-07-13 | 2000-01-28 | Fujitsu Ltd | クロック乗り換え装置 |
US6229863B1 (en) | 1998-11-02 | 2001-05-08 | Adc Telecommunications, Inc. | Reducing waiting time jitter |
KR100314672B1 (ko) * | 1999-11-29 | 2001-11-17 | 서평원 | 에이유3 및 에이유4 신호의 비트리킹 제어장치 |
US6741615B1 (en) * | 2000-09-14 | 2004-05-25 | Ciena Corporation | Methods and apparatuses for synchronizing data conversion of sonet framed data |
US6463111B1 (en) | 2001-05-25 | 2002-10-08 | Transwitch Corporaton | Method and apparatus for desynchronizing a DS-3 signal and/or an E3 signal from the data portion of an STS-STM payload |
US20040023558A1 (en) * | 2001-06-07 | 2004-02-05 | Fowler Michael L. | Mid-connect architecture with point-to-point connections for high speed data transfer |
US20030002541A1 (en) * | 2001-06-07 | 2003-01-02 | Fowler Michael L. | Mid-connect architecture with point-to-point connections for high speed data transfer |
US6882662B2 (en) * | 2001-06-07 | 2005-04-19 | Applied Micro Circuits Corporation | Pointer adjustment wander and jitter reduction apparatus for a desynchronizer |
US7212599B2 (en) * | 2002-01-25 | 2007-05-01 | Applied Micro Circuits Corporation | Jitter and wander reduction apparatus |
US20030227913A1 (en) * | 2002-06-05 | 2003-12-11 | Litchfield Communications, Inc. | Adaptive timing recovery of synchronous transport signals |
US20040047367A1 (en) * | 2002-09-05 | 2004-03-11 | Litchfield Communications, Inc. | Method and system for optimizing the size of a variable buffer |
CN100558031C (zh) * | 2006-04-29 | 2009-11-04 | 华为技术有限公司 | 比特泄漏控制方法及*** |
US8681917B2 (en) | 2010-03-31 | 2014-03-25 | Andrew Llc | Synchronous transfer of streaming data in a distributed antenna system |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3213345C2 (de) * | 1982-04-08 | 1984-11-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Datenübertragungseinrichtung zwischen zwei asynchron gesteuerten Datenverarbeitungssystemen |
IT1197273B (it) * | 1986-09-25 | 1988-11-30 | Telettra Lab Telefon | Sistema e dispositivi per interfacciare macchine asincrone tra loro |
US4761800A (en) * | 1987-03-02 | 1988-08-02 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method and apparatus for detecting a rate of data transmission |
US4928275A (en) * | 1989-05-26 | 1990-05-22 | Northern Telecom Limited | Synchronization of asynchronous data signals |
DE4013317A1 (de) * | 1990-04-26 | 1990-08-23 | Ant Nachrichtentech | Stopfverfahren zur reduktion des wartezeitjitters und anordnung zur durchfuehrung des verfahrens |
-
1990
- 1990-08-24 US US07/572,740 patent/US5052025A/en not_active Expired - Lifetime
-
1991
- 1991-03-07 CA CA002037748A patent/CA2037748C/en not_active Expired - Fee Related
- 1991-08-07 JP JP3221163A patent/JPH0761063B2/ja not_active Expired - Fee Related
- 1991-08-15 DE DE69124319T patent/DE69124319T2/de not_active Expired - Fee Related
- 1991-08-15 EP EP91307554A patent/EP0473338B1/en not_active Expired - Lifetime
- 1991-08-21 TW TW080106646A patent/TW199248B/zh active
- 1991-08-23 KR KR1019910014621A patent/KR100195817B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100195817B1 (ko) | 1999-06-15 |
JPH04234239A (ja) | 1992-08-21 |
KR920005538A (ko) | 1992-03-28 |
EP0473338A3 (en) | 1993-03-17 |
EP0473338A2 (en) | 1992-03-04 |
EP0473338B1 (en) | 1997-01-22 |
US5052025A (en) | 1991-09-24 |
DE69124319D1 (de) | 1997-03-06 |
JPH0761063B2 (ja) | 1995-06-28 |
DE69124319T2 (de) | 1997-05-15 |
CA2037748C (en) | 1996-07-30 |
CA2037748A1 (en) | 1992-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW199248B (zh) | ||
JP4468196B2 (ja) | デジタルpll回路 | |
US5268935A (en) | Synchronous digital signal to asynchronous digital signal desynchronizer | |
US7830924B2 (en) | Stuffing and destuffing operations when mapping low-order client signals into high-order transmission frames | |
JPH0591078A (ja) | 同期デイジタルハイアラーキ用伝送システム | |
KR950028506A (ko) | Ntsc tv 신호에 실린 디지탈 데이타를 복구하기 위한 디지탈 신호 수신기에 있어서 기호 클럭 재생 회로 | |
US20020027966A1 (en) | Digital PLL device and digital PBX using the same | |
US20130027611A1 (en) | Method and apparatus for regenerating a pixel clock signal | |
TWI386002B (zh) | 重建取樣頻率並據以快速鎖定訊號的方法與裝置 | |
US6836854B2 (en) | DS3 Desynchronizer with a module for providing uniformly gapped data signal to a PLL module for providing a smooth output data signal | |
JPH0669913A (ja) | クロック乗換回路 | |
JP2000341235A (ja) | パルススタッフ同期方式における低次群信号のクロック再生方法および回路 | |
GB2103448A (en) | System for digitizing and processing video signals and a television signal receiver comprising such a system | |
JPH0621929A (ja) | 伝送装置および等化回路装置 | |
EP2658162A1 (en) | Data reception circuit, information processing device, data reception program and data reception method | |
JP2861901B2 (ja) | クロック位相同期回路 | |
EP1639601B1 (en) | Asynchronous jitter reduction technique | |
JP3843831B2 (ja) | クロック生成方法及びクロック生成器 | |
JP2004235715A (ja) | 映像信号切替装置 | |
US5568488A (en) | Pointer re-setting method and apparatus thereof | |
JP3380120B2 (ja) | 送信装置 | |
JP5956284B2 (ja) | スタッフ同期制御回路及びスタッフ同期制御方法 | |
JP3606374B2 (ja) | ホールドオーバ機能付きクロック供給装置 | |
CN114390238A (zh) | 数据转换装置与高画质多媒体接口接收装置 | |
JP2560516B2 (ja) | ディジタル信号処理装置 |