JP5956284B2 - スタッフ同期制御回路及びスタッフ同期制御方法 - Google Patents

Description

本発明は、スタッフ同期制御回路及びスタッフ同期制御方法に関し、特にスタッフによるジッタを抑圧し、高次側及び低次側のそれぞれのクロックの周波数が満たすべき大小関係が任意となるスタッフ同期制御回路及びスタッフ同期制御方法に関する。

送信装置からの信号を中継装置で中継し、受信装置へ伝送する通信システムがある。このような通信システムでは、各々の通信装置が伝送用クロックの発振源を備えることがある。このとき、中継装置において、前段の送信装置から受け取った受信信号と、後段の受信装置へ送り出す送信信号とが同期しない状態となる可能性がある。

こうした非同期状態での信号伝送を実現する手段として、「スタッフ同期方式」が知られている。「スタッフ同期方式」とは、受信信号の信号速度と送信信号の信号速度との差分に応じて、「スタッフパルス」と呼ばれるダミー信号を出力信号に挿入し、速度差の埋め合わせを行うものである。

スタッフ同期は、具体的には次のような手順で行われる。まず、受信信号に含まれる受信データは、一旦メモリに蓄積される。そして、蓄積されたデータは、入力信号が同期している受信クロックより少し速い、送信先と共通の伝送用クロックで読み出される。そして、データは、伝送用クロックに同期して出力信号として送信される。この制御により、入力信号と出力信号とが、同一速度の信号に変換される。受信クロックと伝送用クロックの周波数の差分は、必要に応じて、スタッフパルスが出力信号に挿入されることにより埋め合わされる。

スタッフ同期制御を用いた伝送システムは、例えば、特許文献１、２に記載されている。特許文献２に記載のスタッフ同期制御を用いた伝送システムの構成を図６に示す。

送信側において、ビット同期回路６１は、低次群入力信号よりクロックＣＬＫ１を抽出する。メモリ６２は、低次群入力信号に含まれる低次群入力データを記憶する。

書き込みカウンタ６３は、クロックＣＬＫ１から書き込みクロックＷＣＬＫ＿Ｔを生成し、メモリ６２への低次群入力データＤＴの書き込みを行う。読み出しカウンタ６４は、クロックＣＬＫ２’から生成された読み出しクロックＲＣＬＫ＿Ｔを用いて、メモリ６２からの低次群データＤＴの読み出しを行う。

位相比較器６５は、書き込みクロックＷＣＬＫ＿Ｔと読み出しクロックＲＣＬＫ＿Ｔの位相を比較し、クロック供給禁止信号ＣＳＴＰ及びスタッフ要求ＳＲＱを出力する。

スタッフ情報生成回路６６は、書き込みクロックＷＣＬＫ＿Ｔと読み出しクロックＲＣＬＫ＿Ｔの位相関係を位相比較器６５で監視しながら、スタッフ情報信号ＳＴＦを生成する。

読み出しクロック制御回路６７は、読み出しカウンタ６４によるメモリ６２からの低次群データＤＴの読み出しを制御する。具体的には、読み出しクロック制御回路６７は、クロック供給禁止信号ＣＳＴＰが入力されたタイミングで、ＣＬＫ２からパルスを除去し、ＣＬＫ２の一部のクロックを欠落させたクロックＣＬＫ２’を生成する。読み出しカウンタ６４は、ＣＬＫ２’から読み出しクロックＲＣＬＫ＿Ｔを生成する。なお、メモリ６２からの読み出しの許可・禁止を制御するイネーブル信号等を用いる場合は、ＲＣＬＫ＿ＴとしてＣＬＫ２’をそのまま使用することもできる。

多重化部６８は、メモリ６２から読み出された、複数の低次群データを多重化して最終的な伝送信号を合成し、クロック源６９が発生するクロックＣＬＫ２に同期して送信する。

受信側では、分離部７０が、伝送されてきた伝送信号を入力し、フレーム同期等の終端機能を果たした後、複数の低次群データＤＴ、クロックＣＬＫ２、及びスタッフ制御情報信号ＳＴＦを分離する。

書き込みクロック制御回路７１は、低次群データＤＴよりスタッフパルスの除去を行うために、メモリ７３の書き込みカウンタ７２を制御する。具体的には、書き込みクロック制御回路７１は、後述のクロック供給禁止信号ＣＳＴＰが入力されたタイミングで、ＣＬＫ２からスタッフパルスを除去し、ＣＬＫ２の一部のクロックを欠落させたクロックＣＬＫ２’を生成する。なお、メモリ７３への書き込みの許可・禁止を制御するイネーブル信号等を用いる場合は、ＷＣＬＫ＿ＲとしてＣＬＫ２’をそのまま使用することもできる。

書き込みカウンタ７２は、スタッフパルスの除去を行うためのデスタッフ用メモリであるメモリ７３への低次群データＤＴの書き込み制御を行う。書き込みカウンタ７２は、ＣＬＫ２’から生成した書き込みクロックＷＣＬＫ＿Ｒを用いて、低次群データＤＴを入力データとして、メモリ７３に書き込む。

読み出しカウンタ７４は、デスタッフクロックＤＳＣＬＫから生成した読み出しクロックＲＣＬＫ＿Ｒを用いて、メモリ７３からの低次群データＤＴの読み出しを行う。

スタッフ情報抽出回路７５は、分離されたスタッフ制御情報ＳＴＦを基に、クロック供給禁止信号ＣＳＴＰを生成する。

位相比較器７６、電圧制御発振器（Voltage Controlled Oscillator。ＶＣＯ）７７、及び読み出しカウンタ７４は、位相同期ループＰＬＬ（Phase Locked Loop）を構成する。このＰＬＬは、書き込みクロックＷＣＬＫ＿Ｒの分周信号を入力し、その平均周波数に等しい周波数を持つデスタッフクロックＤＳＣＬＫを再生する。ＷＣＬＫ＿Ｒの平均周波数は、低次群入力信号が同期していたクロックＣＬＫ１の周波数ｆ１に等しいので、ＤＳＣＬＫの周波数もｆ１に等しくなる。

上記のＰＬＬを構成するために、位相比較器７６は、書き込みクロックＷＣＬＫ＿Ｒと読み出しクロックＲＣＬＫ＿Ｒの位相を比較し、位相差信号を出力する。ＶＣＯ７７は、位相差信号に応じた周波数のクロックを出力する。

次に、図６の伝送システムの動作について説明する。

送信側では、多重化される低次群入力データＤＴは、抽出されたＣＬＫ１に同期した書き込みクロックＷＣＬＫ＿Ｔを用いて、メモリ６２に順次書き込まれる。同時に、書き込みクロックＷＣＬＫ＿Ｔと読み出しクロックＲＣＬＫ＿Ｔとの位相差、すなわちＣＬＫ１とＣＬＫ２の位相差は位相比較器６５で比較される。ＷＣＬＫ＿ＴとＲＣＬＫ＿Ｔに、あるしきい値以上の位相差が生じると、位相比較器６５はスタッフ要求ＳＲＱを発生する。

スタッフ要求ＳＲＱが発生するとき、クロック制御回路６７にはクロック供給禁止信号ＣＳＴＰが入力されて、読み出しカウンタ６４へのクロック供給が禁止される。そして、メモリ６２からの低次群データＤＴの読み出しが停止し、代わりに、多重化フレームにはスタッフパルスが挿入される。

多重化部６８では、スタッフ要求信号ＳＲＱに基づいてスタッフ情報生成回路６で生成されたスタッフ情報ＳＴＦ、及びメモリ６２から読み出された低次群データＤＴを多重化し、伝送信号として受信側に送る。

受信側では、分離部７０により、伝送信号が、低次群データＤＴ、クロックＣＬＫ２、スタッフ情報信号ＳＴＦに分離される。

低次群データＤＴはメモリ７３に書き込まれる。メモリ７３への低次群データＤＴの書き込みは、書き込みカウンタ７２で制御される。すなわち、伝送信号から分離されたスタッフ情報信号ＳＴＦを受ける毎に、スタッフ情報抽出回路７５からクロック制御回路７１にクロック供給禁止信号ＣＳＴＰが出力される。これにより、書き込みカウンタ７２への書き込みクロックＷＣＬＫ＿Ｒの供給が禁止される。

このように、スタッフパルスが到来しても、そのタイミングで書き込みカウンタ７２への書き込みクロックＷＣＬＫ＿Ｒの供給が禁止されるので、スタッフパルスはメモリ７３には書き込まれない。すなわち、スタッフパルスは受信側にて除去される。

このとき、書き込みカウンタ７２への書き込みクロックＷＣＬＫ＿Ｒは、スタッフパルスのところで欠落する。この欠落が発生することにより、ＷＣＬＫ＿Ｒの平均周波数は、送信側の低次群入力信号のクロックＣＬＫ１の周波数ｆ１と一致する。

そして、書き込みクロックＷＣＬＫ＿Ｒの分周信号は、デスタッフクロックＤＳＣＬＫの再生用のＰＬＬを構成する位相比較器７６の入力となる。読み出しクロックＲＣＬＫ＿Ｒは、デスタッフクロックＤＳＣＬＫから生成される。ＶＣＯ７７は、書き込みクロックＷＣＬＫ＿Ｒと読み出しクロックＲＣＬＫ＿Ｒの位相差出力で制御されて、周波数ｆ１のデスタッフクロックＤＳＣＬＫを生成する。

メモリ７３からの低次群データＤＴの読み出しは、読み出しカウンタ７４で制御される。すなわち、デスタッフクロックＤＳＣＬＫから生成された周波数ｆ１の読み出しクロックＲＣＬＫ＿Ｒにより、メモリ７３から低次群データＤＴが読み出される。

特開平３−２４４２３７号公報 （第３−５頁、第４図） 特開平６−３３４６２１号公報 （第２−３頁、図１７）

スタッフ同期制御、すなわち、スタッフパルスの挿入は、低次群の１フレームに１回の割合で行われる。そのため、高次群側のクロックの周波数は所定の値より高い必要がある。すなわち、ｋ（ｋは１以上の整数）を１フレームのビット数、ｈ（ｈは１以上の整数）を低次群のフレームのビット数とすると、低次群のデータレートを規定するクロックＣＬＫ１の周波数ｆ１が、クロックＣＬＫ２の周波数ｆ２との関係は、ｆ２＞ｆ１／ｈ×ｋでなければならない。

ｆ１とｆ２とが上記の関係を満たすためには、発振器の周波数に関する課題もある。一般に、発振器の発振周波数には所定の精度があり、常に理想的な周波数に等しいとは限らない。また、発振器によって、精度自体にも差が存在する。例えば、クロックＣＬＫ１、ＣＬＫ２が装置外部からのクロックである場合には、装置により周波数精度に差があったり、温度特性や経年変化により発振源の周波数度精度が変化したりする。従って、ｆ１とｆ２の精度によって、ｆ１とｆ２が上記の関係を満たさない可能性がある。つまり、ｆ２＞ｆ１／ｈ×ｋであり、スタッフパルスの挿入が可能な場合だけでなく、ｆ２＜ｆ１／ｈ×ｋでスタッフパルスの挿入が不可能な場合もある。当然ながら、ｆ２≒ｆ１／ｈ×ｋで、スタッフ制御が不要である場合もある。このように、ｆ１とｆ２の精度によってスタッフ制御が不可能となるため、ｆ１とｆ２の精度には所定の条件を満たす必要があるという課題がある。

クロックＣＬＫ２が装置内の発振器で発生されるものであって、その周波数ｆ２を自由に決定できる場合は、ｆ１とｆ２とが上記の関係を満たすように設定することは容易である。しかし、周波数を可変にするためには、汎用の固定の発振周波数の発振器が使用できなくなるというデメリットがある。

ところで、スタッフ同期制御が行われるときは、一定周期でスタッフパルスが必ず発生する。そのため、一定周期毎に、スタッフパルスが挿入されるときのジッタ、すなわちスタッフジッタが発生するという課題がある。

スタッフ同期制御には、位相比較時にクロックＣＬＫ２に対して、＋側に位相差が発生した場合には正スタッフ要求を、−側に位相差が発生した場合には負スタッフ要求を発生する制御もある。しかし、ｆ１とｆ２の精度が非常に近い場合には、スタッフ要求の発生頻度が低いため、スタッフパルスの検出が行われる周期が長くなる。受信側では、ＰＬＬ回路でクロックを再生して、メモリを通してデータを出力している。ＰＬＬ回路は、急激な周波数変化を吸収する特性を持っている。そのため、繰り返し周期が長いスタッフジッタは充分な抑圧ができず、出力信号に残ってしまう。このような出力信号は、回線品質を低下させる原因となる。
（発明の目的）
本発明は上記のような技術的課題に鑑みて行われたもので、スタッフによるジッタを抑制し、高次側と低次側のそれぞれのクロックの周波数が満たすべき大小関係が任意であるスタッフ同期制御回路及びスタッフ同期制御方法を提供することを目的とする。

本発明のスタッフ同期制御送信装置は、低次群入力信号より第１のクロックを抽出する第１のビット同期回路と、高次群入力信号から第２のクロックを抽出する第２のビット同期回路と、第１のクロックを逓倍し、第１のクロックの周波数のｎ倍（ｎは２以上の整数）の周波数の逓倍クロックを生成する逓倍回路と、低次群入力信号に含まれる低次群データを保持するメモリと、第１のクロックに同期した書き込みクロックを用いて、メモリへの低次群データの書き込みを制御する書き込みカウンタと、クロック制御信号に基づいて第２のクロックを制御して第２のクロックに同期した読み出しクロックを生成し、読み出しクロックを用いて、メモリからの低次群データの読み出しを制御する読み出しカウンタと、逓倍クロックと読み出しクロックの位相を比較し、低次群入力信号のデータについてのデータ・スタッフ要求及び低次群入力信号のクロックについてのクロック・スタッフ要求を発生する位相比較器と、データ・スタッフ要求及びクロック・スタッフ要求に基づいて、クロック制御信号及びデータ・スタッフ要求についての情報を含むスタッフ情報を生成するスタッフ情報生成回路と、メモリから読み出された低次群データ及びスタッフ情報を多重化してｈビット（ｈは整数）の多重化フレームを構成し、第２のクロックに同期して出力する多重化部と、を備えることを特徴とする。

本発明のスタッフ同期制御送信方法は、低次群入力信号より第１のクロックを抽出し、高次群入力信号から第２のクロックを抽出し、第１のクロックを逓倍し、第１のクロックの周波数のｎ倍（ｎは２以上の整数）の周波数の逓倍クロックを生成し、低次群入力信号に含まれる低次群データをメモリに保持し、第１のクロックに同期した書き込みクロックを用いて、メモリへの低次群データの書き込みを制御し、クロック制御信号に基づいて第２のクロックを制御して第２のクロックに同期した読み出しクロックを生成し、読み出しクロックを用いて、メモリからの低次群データの読み出しを制御し、逓倍クロックと読み出しクロックの位相を比較し、低次群入力信号のデータについてのデータ・スタッフ要求及び低次群入力信号のクロックについてのクロック・スタッフ要求を発生し、データ・スタッフ要求及びクロック・スタッフ要求に基づいて、クロック制御信号及びデータ・スタッフ要求についての情報を含むスタッフ情報を生成し、メモリから読み出された低次群データ及びスタッフ情報を多重化してｈビット（ｈは整数）の多重化フレームを構成し、第２のクロックに同期して出力することを特徴とする。

本発明のスタッフ同期制御回路及びスタッフ同期制御方法では、スタッフ同期のために位相差が比較される、基準となるクロックは、逓倍回路により逓倍される。そして、スタッフ同期制御の対象となるクロックは、逓倍されたクロックと位相が比較され、スタッフ同期制御される。そのため、スタッフパルスの検出周期が短くなる。従って、デスタッフ時のピークジッタが減少するという効果がある。

また、正のスタッフ要求及び負のスタッフ要求の両方の制御を行うことができる。そのため、高次側と低次側のそれぞれのクロックの周波数が満たすべき大小関係は任意となるという効果もある。

本発明の実施形態のスタッフ同期制御システムの構成を示すブロック図である。 本発明の実施形態の位相比較器の内部構成の例を示すブロック図である。 本発明の実施形態の多重化フレームの構成を示す図である。 本発明の実施形態のスタッフ同期制御システムにおいて、スタッフ要求が発生しないときのタイミングチャートである。 本発明の実施形態のスタッフ同期制御システムにおいて、クロック・正スタッフ要求が発生するときのタイミングチャートである。 本発明の実施形態のスタッフ同期制御システムにおいて、クロック・負スタッフ要求が発生するときのタイミングチャートである。 本発明の実施形態のスタッフ同期制御システムにおいて、データ・正スタッフ要求が発生するときのタイミングチャートである。 本発明の実施形態のスタッフ同期制御システムにおいて、データ・負スタッフ要求が発生するときのタイミングチャートである。 特許文献２に記載のスタッフ同期制御を用いた伝送システムの構成を示すブロック図である。

次に本発明の実施の形態について図面を参照して詳細に説明する。

本発明のスタッフ同期制御は、クロックのスタッフとデータのスタッフを個別に検出する位相比較器を用いることを特徴とする。スタッフ同期のために位相差が比較される、基準となるクロックは、逓倍回路により周波数がｎ倍（ｎは１以上の整数）のｎ倍クロックに変換される。スタッフ同期制御の対象となるクロックは、ｎ倍クロックと位相が比較され、スタッフ同期制御される。そのため、スタッフパルスの検出周期が短くなる。従って、デスタッフ時のピークジッタが１／ｎに少なり、安定したデスタッフクロック再生が可能となる。
（実施形態の構成）
図１は、本発明の実施形態のスタッフ同期制御システムの構成を示すブロック図である。本実施形態のスタッフ同期制御システムは、送信装置１０、中継装置２０、受信装置３０を含む。

以下に、送信装置１０、中継装置２０、受信装置３０の構成について説明する。
（１）送信装置の構成
送信装置１０は、ビット同期回路１１、逓倍回路１２、メモリ１３、書き込みカウンタ１４、読み出しカウンタ１５、位相比較器１６、スタッフ情報生成回路１７、多重化部１８、ビット同期回路１９を備える。

ビット同期回路１１は、低次群入力信号よりクロックＣＬＫ１を抽出する。逓倍回路１２は、ビット同期回路１８より抽出されたクロックＣＬＫ１をｎ倍に逓倍し、逓倍クロックＣＬＫ１’を出力する。

メモリ１３は低次群入力データを保持する。書き込みカウンタ１４は、クロックＣＬＫ１から生成した書き込みクロックＷＣＬＫ＿Ｔを用いて、メモリ１３へ低次群入力データＤＴを書き込む。

ビット同期回路１９は、高次群入力信号よりクロックＣＬＫ２を抽出する。読み出しカウンタ１５は、後述のクロック供給禁止信号ＣＳＴＰに従って、クロックＣＬＫ２から、読み出しクロックＲＣＬＫ＿Ｔを生成する。
そして、読み出しカウンタ１５は、読み出しクロックＲＣＬＫ＿Ｔを用いて、メモリ１３から低次群入力データＤＴを読み出す。また、読み出しカウンタ１５は、入力したクロックＣＬＫ２を位相比較器１６へ出力する。クロックＣＬＫ２は、ビット同期回路１９から位相比較器１６へ直接入力されてもよい。

位相比較器１６は、逓倍回路１２で逓倍された逓倍クロックＣＬＫ１’と読み出しカウンタ１５からのクロックＣＬＫ２の位相を比較し、スタッフ要求信号ＳＲＱを生成する。スタッフ要求信号ＳＲＱは、スタッフパルス信号の発生を要求する信号である。後述のように、スタッフパルス信号には４種類の信号がある。

スタッフ情報生成回路１７は、位相比較器１６で生成されたスタッフ要求信号ＳＲＱに従って、スタッフ情報ＳＴＦ及びクロック供給禁止信号ＣＳＴＰを生成する。スタッフ情報ＳＴＦは、４種類のスタッフパルス信号のそれぞれについての発生の有無を示す情報を含む。

多重化部１８は、複数の低次群データＤＴを多重化して高次群出力信号である最終的な伝送信号を合成し、ビット同期回路１９が抽出したクロックＣＬＫ２に同期して送信する。

図２に、位相比較器１６の内部構成の例を示す。

位相比較器１６は、ｍ進カウンタ１６１（ｍは２以上の整数）、ｋ進カウンタ１６２（ｋは２以上の整数）、ＤＦＦ（D-Flip/Flop）１６３、コンパレータ１６４、アップダウンカウンタ１６５、コンパレータ１６６を備える。

ｍ進カウンタ１６１は、逓倍クロックＣＬＫ１’をカウントする。ｋ進カウンタ１６２は、クロックＣＬＫ２をカウントする。ＤＦＦ１６３は、ｍ進カウンタ１６１のカウント値をラッチする。

コンパレータ１６４は、ｍ進カウンタ１６１のカウント結果を判定し、クロック・正スタッフ要求パルスＣＰＳ又はクロック・負スタッフ要求パルスＣＮＳを出力する。

アップダウンカウンタ１６５は、クロック・正スタッフ要求パルスＣＰＳ及びクロック・負スタッフ要求パルスＣＮＳの個数をカウントする。

コンパレータ１６６は、アップダウンカウンタ１６５のカウント結果とｎ（ｎは、逓倍回路１２の逓倍率である。）の大小関係を判定し、データ・正スタッフ要求パルスＤＰＳ又はデータ・負スタッフ要求パルスＤＮＳを出力する。
（２）中継装置の構成
中継装置２０は、中継部２１、クロック源２２を備える。

中継部２１は伝送信号の中継を行う。すなわち、送信装置１０からの高次群信号を受信装置３０へ出力する。また、中継部２１は、高次群信号を送信装置１０へ入力する。クロック源２２は、中継部２１が出力する伝送信号が同期するクロックＣＬＫ２を発生する。
（３）受信装置の構成
受信装置３０は、分離部３１、ビット同期回路３２、スタッフ情報抽出回路３３、メモリ３４、書き込みカウンタ３５、読み出しカウンタ３６、位相調整回路３７、ＰＬＬ３８、分周器３９を備える。

分離部３１は、伝送されてきた高次群信号を入力し、フレーム同期等の終端機能を果たした後、複数の低次群データＤＴとスタッフ制御情報ＳＴＦを分離する。ビット同期回路３２は、高次群入力信号よりクロックＣＬＫ２を抽出する。

書き込みカウンタ３５は、後述のデスタッフ制御信号ＤＳＴＦに基づいて、クロックＣＬＫ２から、書き込みクロックＷＣＬＫ＿Ｒを生成する。

そして、書き込みカウンタ３５は、書き込みクロックＷＣＬＫ＿Ｒを用いて、低次群データＤＴを入力データとして、デスタッフ用のメモリ３４への書き込み制御を行う。また、書き込みカウンタ３５は、入力したクロックＣＬＫ２を位相調整回路３７へ出力する。クロックＣＬＫ２は、ビット同期回路３２から位相調整回路３７へ直接入力されてもよい。

メモリ３４は、低次群データＤＴが、書き込みクロックＷＣＬＫ＿Ｒで書き込まれ、読み出しクロックＲＣＬＫ＿Ｒで読み出される。

読み出しカウンタ３６は、クロックＣＬＫ１から生成した読み出しクロックＲＣＬＫ＿Ｒを用いて、メモリ３４からの低次群データＤＴの読み出し制御を行う。

スタッフ情報抽出回路３３は、分離されたスタッフ制御情報ＳＴＦを基に、デスタッフ制御信号ＤＳＴＦ、及びクロック・スタッフ要求信号ＣＰＳ、ＣＮＳを生成する。

位相調整回路３７は、スタッフ情報抽出回路３３で生成されたクロック・スタッフ要求信号ＣＰＳ、ＣＮＳにより、書き込みカウンタ３５からのクロックＣＬＫ２の位相調整を行う。ＰＬＬ３６は、位相調整が行われたクロックＣＬＫ２”を入力し、その平均周波数のｎ倍に等しい周波数を持つクロックＣＬＫ１’を再生する。

分周器３９は、ＰＬＬ３６で再生されたクロックＣＬＫ１’をｎ分周する。

図３に、本実施形態において用いられる多重化フレームの構成の例を示す。

多重化フレームには、先頭から順に、フレーム同期符号Ｆ、各スタッフ要求に対するスタッフ情報ＳＴＦ、低次群データＤＴが配置される。多重化フレームには、その後に、２つのビット領域が確保される。１つ目の領域は、データ・負スタッフ要求パルスＤＮＳの発生時にダミーデータが挿入されるビット領域Ｄである。２つ目の領域は、データ・正スタッフ要求パルスＤＰＳの発生時に低次群データが挿入されるビット領域Ｉである。
（実施形態の動作）
次に、本実施形態の動作について説明する。
（１）送信装置の動作
多重化される低次群入力データＤＴは、ビット同期回路１１により抽出されたクロックＣＬＫ１に同期した書き込みクロックＷＣＬＫ＿Ｔを用いて、メモリ１３に順次書き込まれる。クロックＣＬＫ１は、逓倍回路１２により周波数がｎ倍され、逓倍クロックＣＬＫ１’となる。

高次群側では、中継装置２０からの高次群入力信号から、ビット同期回路１９により抽出されたクロックＣＬＫ２に同期した読み出しクロックＲＣＬＫ＿Ｔを用いて、メモリ１３から低次群データＤＴが読み出される。

メモリ１３の書き込み、読み出しは、書き込みカウンタ１４及び読み出しカウンタ１５で制御される。

同時に、位相比較器１６が、逓倍クロックＣＬＫ１’とＣＬＫ２の位相を比較する。位相比較器２４は、ＣＬＫ１’とＣＬＫ２の位相差により、クロック・正スタッフ要求パルスＣＰＳ、又はクロック・負スタッフ要求パルスＣＮＳを発生する。さらに、位相比較器２４は、発生したクロック・正スタッフ要求パルスＣＰＳ、クロック・負スタッフ要求パルスＣＮＳの個数に従って、データ・正スタッフ要求パルスＤＰＳ、又はデータ・負スタッフ要求パルスＤＮＳを発生する。

図２を参照して、位相比較器１６の動作を詳細に説明する。クロックＣＬＫ１は、逓倍回路１２により、周波数がｎ倍の逓倍クロックＣＬＫ１’に逓倍される。逓倍クロックＣＬＫ１’はｍ進カウンタ１６１に入力される。

ｍ進カウンタ１６１は、逓倍クロックＣＬＫ１’によりカウントアップする。ここで、係数ｍは、ｍ＝ｎ×ｈである。ここで、ｎは逓倍回路１２の逓倍率、ｈは多重化フレームに多重される低次群データのビット数である。ｍ進カウンタ１６１は、多重化フレームの１フレームの期間を１周期として、計測を行う。従って、ｍ進カウンタ１６１が計測を行う期間（以降、単に「計測期間」という。）は、多重化フレームの１フレームの期間に等しい。

ｋ進カウンタ１６２は、クロックＣＬＫ２によりカウントアップし、カウント値が（ｋ−１）に達すると、キャリーＣＯ（Ripple Carry Output）を出力する。キャリーＣＯは、ＤＦＦ１６４のラッチ用クロックとなる。

キャリーＣＯが発生すると、ｍ進カウンタ１６１のカウント値がＤＦＦ１６３によりラッチされる。ラッチされたカウント値（以降、「計測値」という。）Ｑは、コンパレータ１６４によって、所定の値と比較される。

クロックＣＬＫ１’の周波数ｆ１’とＣＬＫ２の周波数ｆ２の精度に依存して、ｆ１’×ｋ／ｈとｆ２の大小関係が変化する。そして、ｆ１’ ×ｋ／ｈとｆ２の大小関係に依存して、計測値Ｑの値が変化する。以下に、ｆ１’ ×ｋ／ｈとｆ２の大小関係によって場合分けして、コンパレータ１６４の動作を説明する。
１）ｆ１’ ×ｋ／ｈ≒ｆ２の場合
図４Ａに示すように、クロックＣＬＫ１’、ＣＬＫ２の周波数ｆ１’、ｆ２に精度の差がない場合、すなわちｆ１×ｋ／ｈ ＝ｆ１’×ｋ／ｍ ＝ｆ２の場合、ｍ進カウンタ１６１の計測結果Ｑは０となる。この場合、コンパレータ１６４からスタッフ要求パルスは出力されない。あるいは、ｆ１’×ｋ／ｈとｆ２にの差によって生じる位相差が計測期間においてＣＬＫ１’の±１クロック以内である場合も、ｍ進カウンタ１６１の計測結果Ｑは０となり、スタッフ要求パルスは出力されない。
２）ｆ１’ ×ｋ／ｈ＞ｆ２の場合
図４Ｂに示すように、ｆ１’、ｆ２の精度に差があり、ｆ１’、ｆ２が、ｆ１’×ｋ／ｈ＞ｆ２の関係、すなわちｆ１×ｋ／ｈ ＝ｆ１’×ｋ／ｍ ＞ｆ２にある場合、ｆ１’の＋１クロックの位相差が生じると、計測結果Ｑは１となる。

この場合、ｍ進カウンタ１６１の計測結果が０より大きいので、コンパレータ１６４はＱ＞０と判定し、クロック・正スタッフ要求パルスＣＰＳを出力する。

クロック・正スタッフ要求パルスＣＰＳが出力された場合、ｍ進カウンタ１６１が１クロック分だけカウントが停止されることにより補正が行われる。その結果、次の計測結果の判定を正しく行うことができる。
３）ｆ１’ ×ｋ／ｈ＜ｆ２の場合
図４Ｃに示すように、ｆ１’、ｆ２の精度に差があり、ｆ１’×ｋ／ｈ＜ｆ２の関係、すなわちｆ１×ｋ／ｈ ＝ｆ１’×ｋ／ｍ ＜ｆ２にある場合、ｆ１’の−１クロックの位相差が生じると、計測結果Ｑはｍ−１となる。

この場合、計測結果Ｑがｍより小さいので、コンパレータ４１はＱ＜ｍと判定し、クロック・負スタッフ要求パルスＣＮＳを出力する。

クロック・負スタッフ要求パルスＣＮＳが出力された場合、ｍ進カウンタ１６１が１クロックで＋２カウントすることにより補正が行われる。その結果、次の計測結果の判定を正しく行うことができる。

コンパレータ１６４が発生したクロック・正スタッフ要求パルスＣＰＳ及びクロック・負スタッフ要求パルスＣＮＳの個数は、アップダウンカウンタ１６５でカウントされる。アップダウンカウンタ１６５は、クロック・正スタッフ要求パルスＣＰＳによってカウントアップし、クロック・負スタッフ要求パルスＣＮＳによってカウントダウンする。

図５Ａに示すように、クロック・正スタッフ要求パルスＣＰＳが累計ｎ個発生した場合は、コンパレータ１６６によりＱ＝＋ｎと判定され、データ・正スタッフ要求パルスＤＰＳが発生する。

図５Ｂに示すように、クロック・負スタッフ要求パルスＣＮＳが累計ｎ個発生した場合は、コンパレータ１６６によりＱ＝−ｎと判定され、データ・負スタッフ要求パルスＤＮＳが発生する。

データ・正スタッフ要求パルスＤＰＳが発生した場合は、多重化フレームの低次群データ挿入ビット位置Ｉに、メモリ１３から読み出された低次群データＤＴが多重される。

データ・負スタッフ要求パルスＤＮＳが発生した場合は、多重化フレームのダミーデータ挿入ビット位置Ｄに、ダミーデータが挿入される。

位相比較器１６の以上の動作により、データ・正スタッフ要求パルスＤＰＳ、又はデータ・負スタッフ要求パルスＤＮＳが発生する。このとき、送信装置１０は以下のように動作する。
１）データ・正スタッフ要求パルスＤＰＳが発生した場合
この場合は、読み出しカウンタ１５が制御され、メモリ１３から低次群データＤＴが読み出され、多重化フレームの低次群データ挿入ビット位置Ｉに挿入される。

すなわち、位相比較器１６は、データ・正スタッフ要求パルスＤＰＳの発生を、スタッフ要求信号ＳＲＱを用いて、スタッフ情報生成回路１７に知らせる。このとき、スタッフ情報生成回路１７は、クロック供給禁止信号ＣＳＴＰを生成しない。従って、読み出しカウンタは、多重化フレームの低次群データ挿入ビット位置Ｉへの多重化タイミングにおいても、メモリ１３へ読み出しクロックＲＣＬＫ＿Ｔを出力し、低次群データＤＴを読み出す。読み出された低次群データＤＴは、多重化フレームの低次群データ挿入ビット位置Ｉに挿入される。
２）データ・負スタッフ要求パルスＤＮＳが発生した場合
この場合は、メモリ１３から低次群データＤＴが読み出されず、代わりにダミーデータが多重化フレームのダミーデータ挿入ビット位置Ｄに挿入される。

すなわち、位相比較器１６は、データ・負スタッフ要求パルスＤＮＳの発生を、スタッフ要求信号ＳＲＱを用いて、スタッフ情報生成回路１７に知らせる。このとき、スタッフ情報生成回路１７は、クロック供給禁止信号ＣＳＴＰを生成する。このとき、読み出しカウンタは、多重化フレームのダミーデータ挿入ビット位置Ｄへの多重化タイミングに、メモリ１３への読み出しクロックＲＣＬＫ＿Ｔの出力を停止する。従って、多重化フレームのダミーデータ挿入ビット位置Ｄへの多重化タイミングでは、メモリ１３から低次群データＤＴは読み出されない。そして、低次群データＤＴの代わりに、ダミーデータが多重化フレームのダミーデータ挿入ビット位置Ｄに挿入される。
３）データ・スタッフ要求パルスＤＰＳ、ＤＮＳともに発生しなかった場合
読み出しカウンタは、多重化フレームのダミーデータ挿入ビット位置Ｄへの多重化タイミングでは、メモリ１３への読み出しクロックＲＣＬＫ＿Ｔを出力する。読み出しカウンタは、多重化フレームの低次群データ挿入ビット位置Ｉへの多重化タイミングでは停止する。従って、多重化フレームのダミーデータ挿入ビット位置Ｄへは、読み出された低次群データＤＴが挿入される。

位相比較器１６が、上記のクロック・スタッフ要求パルスＣＰＳ又はＣＮＳ、若しくは２種類のデータ・スタッフ要求パルスＤＰＳ又はＤＮＳを発生したとき、スタッフ情報生成回路１７によりスタッフ情報ＳＴＦが生成される。スタッフ情報ＳＴＦは、スタッフ要求パルスＣＰＳ、ＣＮＳ、ＤＰＳ、又はＤＮＳのそれぞれが発生したか否かを示す情報を含む。

多重化部１８は、スタッフ情報ＳＴＦ、メモリ１３から読み出された低次群データＤＴを多重化し、高次群信号として、クロックＣＬＫ２に同期して受信側に送る。
（受信装置の動作）
受信側では、ビット同期回路３２が、中継装置２０からの高次群入力信号からクロックＣＬＫ２を抽出する。分離部３１は、高次群入力信号から、低次群データＤＴ及びスタッフ情報ＳＴＦを分離した後、低次群データＤＴをメモリ３２に書き込む。

スタッフ情報抽出回路３３は、スタッフ情報ＳＴＦから、送信装置１０がスタッフ要求パルスＤＰＳ、ＤＮＳ、ＣＰＳ、又はＣＮＳを発生したことを検知する。

データ・スタッフ要求パルスＤＰＳ又はＤＮＳの発生が検知されると、スタッフ情報抽出回路３３は以下のように動作する。
１）データ・正スタッフ要求パルスＤＰＳの発生が検知された場合
スタッフ情報抽出回路３３は、デスタッフ制御信号ＤＳＴＦを用いて、書き込みカウンタ３５に対して、メモリ３４への書き込みクロックＷＣＬＫ＿Ｒの出力を許可する。従って、多重化フレームの低次群データ挿入ビット位置Ｉのデータは、メモリ３４に書き込まれる。
２）データ・負スタッフ要求パルスＤＮＳの発生が検知された場合
スタッフ情報抽出回路３３は、デスタッフ制御信号ＤＳＴＦを用いて、書き込みカウンタ３５に対して、メモリ３４への書き込みクロックＷＣＬＫ＿Ｒの出力を禁止する。従って、多重化フレームのダミーデータ挿入ビット位置Ｄのダミーデータはメモリ３４に書き込まれない。
すなわち、ダミービットは除去される。

高次群入力信号から抽出されたクロックＣＬＫ２は、位相調整回路３７を経由して、ＰＬＬ３８へ入力される。そして、ＰＬＬ３８により、クロックＣＬＫ２から、クロックＣＬＫ２の平均周波数のｎ倍に等しいクロックＣＬＫ１’が再生される。
さらに、スタッフ情報抽出回路３３からクロック・スタッフ要求パルスＣＰＳ又はＣＮＳを受けた場合は、クロックＣＬＫ１’は位相調整回路３７により位相制御される。

クロック・スタッフ要求パルスＣＰＳ又はＣＮＳが入力されると、スタッフ情報抽出回路３３は以下のように動作する。
１）クロック・正スタッフ要求パルスＣＰＳが入力された場合
ＰＬＬ３８の出力が帰還される際にクロックＣＬＫ１’の−１クロック分の位相が制御される。
２）クロック・負スタッフ要求パルスＣＮＳが入力された場合
ＰＬＬ３８の出力が帰還される際に、クロックＣＬＫ１’の＋１クロック分の位相が制御される。

再生されたクロックＣＬＫ１’は、分周器３９によりｎ分周され、最終的にクロックＣＬＫ１が再生される。読み出しカウンタ３３は、クロックＣＬＫ１から読み出しクロックＲＣＬＫ＿Ｒを生成し、メモリ３４から低次群データＤＴを読み出す。

以上のように、本実施形態のスタッフ同期制御システムは、スタッフ同期のために位相差が比較される、基準となるクロックは、逓倍回路により逓倍される。そして、スタッフ同期制御の対象となるクロックは、ｎ倍クロックと位相が比較され、スタッフ同期制御される。そのため、スタッフパルスの検出周期が短くなる。従って、デスタッフ時のピークジッタが１／ｎに少なり、安定したデスタッフクロック再生が可能となるという効果がある。

また、正のスタッフ要求及び負のスタッフ要求の両方の制御を行うことができる。従って、複数の通信装置のそれぞれで使用される発振器の発振周波数が満たすべき大小関係が任意となるという効果もある。

Claims (7)

1. 低次群入力信号より第１のクロックを抽出する第１のビット同期回路と、
   高次群入力信号から第２のクロックを抽出する第２のビット同期回路と、
   前記第１のクロックを逓倍し、前記第１のクロックの周波数のｎ倍（ｎは２以上の整数）の周波数の逓倍クロックを生成する逓倍回路と、
   前記低次群入力信号に含まれる低次群データを保持するメモリと、
   前記第１のクロックに同期した書き込みクロックを用いて、前記メモリへの前記低次群データの書き込みを制御する書き込みカウンタと、
   クロック制御信号に基づいて前記第２のクロックを制御して前記第２のクロックに同期した読み出しクロックを生成し、前記読み出しクロックを用いて、前記メモリからの前記低次群データの読み出しを制御する読み出しカウンタと、
   前記逓倍クロックと前記読み出しクロックの位相を比較し、前記低次群入力信号のデータについてのデータ・スタッフ要求及び前記低次群入力信号のクロックについてのクロック・スタッフ要求を発生する位相比較器と、
   前記データ・スタッフ要求及び前記クロック・スタッフ要求に基づいて、前記クロック制御信号及び前記データ・スタッフ要求についての情報を含むスタッフ情報を生成するスタッフ情報生成回路と、
   前記メモリから読み出された前記低次群データ及び前記スタッフ情報を多重化してｈビット（ｈは整数）の多重化フレームを構成し、前記第２のクロックに同期して出力する多重化部と、
   を備えることを特徴とするスタッフ同期制御送信装置。
2. 前記位相比較器は、前記逓倍クロックの周波数と前記読み出しクロックの周波数の大小の関係に基づいて、前記クロック・スタッフ要求を発生し、前記クロック・スタッフ要求の発生回数に基づいて、前記データ・スタッフ要求を発生する
   ことを特徴とする請求項１に記載のスタッフ同期制御送信装置。
3. 前記位相比較器は、
   前記逓倍クロックをカウントするｍ進カウンタ（ｍ＝ｎ×ｈ）と、
   前記第２のクロックをカウントし、キャリーを出力するｋ進カウンタ（ｋは２以上の整数）と、
   前記キャリーが発生したとき、前記ｍ進カウンタのカウント値を保持するラッチと、
   前記保持されたカウント値がｍに等しいとき、クロック・負スタッフパルスを出力し、前記保持されたカウント値が０に等しいとき、クロック・正スタッフパルスを出力する第１のコンパレータと、
   前記クロック・負スタッフパルスでカウントダウンし、前記クロック・正スタッフパルスでカウントアップするアップダウンカウンタと、
   前記アップダウンカウンタのカウント値が−ｎより小さいとき、データ・負スタッフパルスを出力し、前記アップダウンカウンタのカウント値がｎより大きいとき、クロック・正スタッフパルスを出力する第２のコンパレータを備える
   ことを特徴とする請求項２に記載のスタッフ同期制御送信装置。
4. 高次群入力信号から、低次群データ及びスタッフ情報を分離する分離部と、
   前記高次群入力信号から第２のクロックを抽出する第２のビット同期回路と、
   前記スタッフ情報に基づいて、低次群出力信号のデータについてのデータ・スタッフ要求及び前記低次群出力信号のクロックについてのクロック・スタッフ要求を発生するスタッフ情報抽出回路と、
   前記低次群データを保持するメモリと、
   前記第２のクロックに前記クロック・スタッフ要求に基づくスタッフ制御を行った書き込みクロックを用いて、前記メモリへの前記低次群データの書き込みを制御する書き込みカウンタと、
   第１のクロックに同期した読み出しクロックを用いて、前記メモリからの前記低次群データの読み出しを制御する読み出しカウンタと、
   前記クロック・スタッフ要求に基づいて、前記書き込みクロックの位相を調整し、第３のクロックを出力する位相調整回路と、
   前記第３のクロックを逓倍し、前記第３のクロックの周波数のｎ倍の周波数の逓倍クロックを生成するＰＬＬと、
   前記逓倍クロックをｎ分周して前記第１のクロックを生成する分周器と、
   を備えることを特徴とするスタッフ同期制御受信装置。
5. 請求項１乃至３のいずれかに記載のスタッフ同期制御送信装置と、
   請求項４記載のスタッフ同期制御受信装置と、
   を備えることを特徴とするスタッフ同期制御システム。
6. 低次群入力信号より第１のクロックを抽出し、
   高次群入力信号から第２のクロックを抽出し、
   前記第１のクロックを逓倍し、前記第１のクロックの周波数のｎ倍（ｎは２以上の整数）の周波数の逓倍クロックを生成し、
   前記低次群入力信号に含まれる低次群データをメモリに保持し、
   前記第１のクロックに同期した書き込みクロックを用いて、前記メモリへの前記低次群データの書き込みを制御し、
   クロック制御信号に基づいて前記第２のクロックを制御して前記第２のクロックに同期した読み出しクロックを生成し、前記読み出しクロックを用いて、前記メモリからの前記低次群データの読み出しを制御し、
   前記逓倍クロックと前記読み出しクロックの位相を比較し、前記低次群入力信号のデータについてのデータ・スタッフ要求及び前記低次群入力信号のクロックについてのクロック・スタッフ要求を発生し、
   前記データ・スタッフ要求及び前記クロック・スタッフ要求に基づいて、前記クロック制御信号及び前記データ・スタッフ要求についての情報を含むスタッフ情報を生成し、
   前記メモリから読み出された前記低次群データ及び前記スタッフ情報を多重化してｈビット（ｈは整数）の多重化フレームを構成し、前記第２のクロックに同期して出力する
   ことを特徴とするスタッフ同期制御送信方法。
7. 高次群入力信号から、低次群データ及びスタッフ情報を分離し、
   前記高次群入力信号から第２のクロックを抽出し、
   前記スタッフ情報に基づいて、低次群出力信号のデータについてのデータ・スタッフ要求及び前記低次群出力信号のクロックについてのクロック・スタッフ要求を発生し、
   前記低次群データをメモリに保持し、
   前記第２のクロックに前記クロック・スタッフ要求に基づくスタッフ制御を行った書き込みクロックを用いて、前記メモリへの前記低次群データの書き込みを制御し、
   第１のクロックに同期した読み出しクロックを用いて、前記メモリからの前記低次群データの読み出しを制御し、
   前記クロック・スタッフ要求に基づいて、前記書き込みクロックの位相を調整し、第３のクロックを出力し、
   前記第３のクロックを逓倍し、前記第３のクロックの周波数のｎ倍の周波数の逓倍クロックを生成し、
   前記逓倍クロックをｎ分周して前記第１のクロックを生成する
   ことを特徴とするスタッフ同期制御受信方法。

Images