JP5956284B2 - スタッフ同期制御回路及びスタッフ同期制御方法 - Google Patents
スタッフ同期制御回路及びスタッフ同期制御方法 Download PDFInfo
- Publication number
- JP5956284B2 JP5956284B2 JP2012180219A JP2012180219A JP5956284B2 JP 5956284 B2 JP5956284 B2 JP 5956284B2 JP 2012180219 A JP2012180219 A JP 2012180219A JP 2012180219 A JP2012180219 A JP 2012180219A JP 5956284 B2 JP5956284 B2 JP 5956284B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- stuff
- order group
- low
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
(発明の目的)
本発明は上記のような技術的課題に鑑みて行われたもので、スタッフによるジッタを抑制し、高次側と低次側のそれぞれのクロックの周波数が満たすべき大小関係が任意であるスタッフ同期制御回路及びスタッフ同期制御方法を提供することを目的とする。
(実施形態の構成)
図1は、本発明の実施形態のスタッフ同期制御システムの構成を示すブロック図である。本実施形態のスタッフ同期制御システムは、送信装置10、中継装置20、受信装置30を含む。
(1)送信装置の構成
送信装置10は、ビット同期回路11、逓倍回路12、メモリ13、書き込みカウンタ14、読み出しカウンタ15、位相比較器16、スタッフ情報生成回路17、多重化部18、ビット同期回路19を備える。
そして、読み出しカウンタ15は、読み出しクロックRCLK_Tを用いて、メモリ13から低次群入力データDTを読み出す。また、読み出しカウンタ15は、入力したクロックCLK2を位相比較器16へ出力する。クロックCLK2は、ビット同期回路19から位相比較器16へ直接入力されてもよい。
(2)中継装置の構成
中継装置20は、中継部21、クロック源22を備える。
(3)受信装置の構成
受信装置30は、分離部31、ビット同期回路32、スタッフ情報抽出回路33、メモリ34、書き込みカウンタ35、読み出しカウンタ36、位相調整回路37、PLL38、分周器39を備える。
(実施形態の動作)
次に、本実施形態の動作について説明する。
(1)送信装置の動作
多重化される低次群入力データDTは、ビット同期回路11により抽出されたクロックCLK1に同期した書き込みクロックWCLK_Tを用いて、メモリ13に順次書き込まれる。クロックCLK1は、逓倍回路12により周波数がn倍され、逓倍クロックCLK1’となる。
1)f1’ ×k/h≒f2の場合
図4Aに示すように、クロックCLK1’、CLK2の周波数f1’、f2に精度の差がない場合、すなわちf1×k/h =f1’×k/m =f2の場合、m進カウンタ161の計測結果Qは0となる。この場合、コンパレータ164からスタッフ要求パルスは出力されない。あるいは、f1’×k/hとf2にの差によって生じる位相差が計測期間においてCLK1’の±1クロック以内である場合も、m進カウンタ161の計測結果Qは0となり、スタッフ要求パルスは出力されない。
2)f1’ ×k/h>f2の場合
図4Bに示すように、f1’、f2の精度に差があり、f1’、f2が、f1’×k/h>f2の関係、すなわちf1×k/h =f1’×k/m >f2にある場合、f1’の+1クロックの位相差が生じると、計測結果Qは1となる。
3)f1’ ×k/h<f2の場合
図4Cに示すように、f1’、f2の精度に差があり、f1’×k/h<f2の関係、すなわちf1×k/h =f1’×k/m <f2にある場合、f1’の−1クロックの位相差が生じると、計測結果Qはm−1となる。
1)データ・正スタッフ要求パルスDPSが発生した場合
この場合は、読み出しカウンタ15が制御され、メモリ13から低次群データDTが読み出され、多重化フレームの低次群データ挿入ビット位置Iに挿入される。
2)データ・負スタッフ要求パルスDNSが発生した場合
この場合は、メモリ13から低次群データDTが読み出されず、代わりにダミーデータが多重化フレームのダミーデータ挿入ビット位置Dに挿入される。
3)データ・スタッフ要求パルスDPS、DNSともに発生しなかった場合
読み出しカウンタは、多重化フレームのダミーデータ挿入ビット位置Dへの多重化タイミングでは、メモリ13への読み出しクロックRCLK_Tを出力する。読み出しカウンタは、多重化フレームの低次群データ挿入ビット位置Iへの多重化タイミングでは停止する。従って、多重化フレームのダミーデータ挿入ビット位置Dへは、読み出された低次群データDTが挿入される。
(受信装置の動作)
受信側では、ビット同期回路32が、中継装置20からの高次群入力信号からクロックCLK2を抽出する。分離部31は、高次群入力信号から、低次群データDT及びスタッフ情報STFを分離した後、低次群データDTをメモリ32に書き込む。
1)データ・正スタッフ要求パルスDPSの発生が検知された場合
スタッフ情報抽出回路33は、デスタッフ制御信号DSTFを用いて、書き込みカウンタ35に対して、メモリ34への書き込みクロックWCLK_Rの出力を許可する。従って、多重化フレームの低次群データ挿入ビット位置Iのデータは、メモリ34に書き込まれる。
2)データ・負スタッフ要求パルスDNSの発生が検知された場合
スタッフ情報抽出回路33は、デスタッフ制御信号DSTFを用いて、書き込みカウンタ35に対して、メモリ34への書き込みクロックWCLK_Rの出力を禁止する。従って、多重化フレームのダミーデータ挿入ビット位置Dのダミーデータはメモリ34に書き込まれない。
すなわち、ダミービットは除去される。
さらに、スタッフ情報抽出回路33からクロック・スタッフ要求パルスCPS又はCNSを受けた場合は、クロックCLK1’は位相調整回路37により位相制御される。
1)クロック・正スタッフ要求パルスCPSが入力された場合
PLL38の出力が帰還される際にクロックCLK1’の−1クロック分の位相が制御される。
2)クロック・負スタッフ要求パルスCNSが入力された場合
PLL38の出力が帰還される際に、クロックCLK1’の+1クロック分の位相が制御される。
Claims (7)
- 低次群入力信号より第1のクロックを抽出する第1のビット同期回路と、
高次群入力信号から第2のクロックを抽出する第2のビット同期回路と、
前記第1のクロックを逓倍し、前記第1のクロックの周波数のn倍(nは2以上の整数)の周波数の逓倍クロックを生成する逓倍回路と、
前記低次群入力信号に含まれる低次群データを保持するメモリと、
前記第1のクロックに同期した書き込みクロックを用いて、前記メモリへの前記低次群データの書き込みを制御する書き込みカウンタと、
クロック制御信号に基づいて前記第2のクロックを制御して前記第2のクロックに同期した読み出しクロックを生成し、前記読み出しクロックを用いて、前記メモリからの前記低次群データの読み出しを制御する読み出しカウンタと、
前記逓倍クロックと前記読み出しクロックの位相を比較し、前記低次群入力信号のデータについてのデータ・スタッフ要求及び前記低次群入力信号のクロックについてのクロック・スタッフ要求を発生する位相比較器と、
前記データ・スタッフ要求及び前記クロック・スタッフ要求に基づいて、前記クロック制御信号及び前記データ・スタッフ要求についての情報を含むスタッフ情報を生成するスタッフ情報生成回路と、
前記メモリから読み出された前記低次群データ及び前記スタッフ情報を多重化してhビット(hは整数)の多重化フレームを構成し、前記第2のクロックに同期して出力する多重化部と、
を備えることを特徴とするスタッフ同期制御送信装置。 - 前記位相比較器は、前記逓倍クロックの周波数と前記読み出しクロックの周波数の大小の関係に基づいて、前記クロック・スタッフ要求を発生し、前記クロック・スタッフ要求の発生回数に基づいて、前記データ・スタッフ要求を発生する
ことを特徴とする請求項1に記載のスタッフ同期制御送信装置。 - 前記位相比較器は、
前記逓倍クロックをカウントするm進カウンタ(m=n×h)と、
前記第2のクロックをカウントし、キャリーを出力するk進カウンタ(kは2以上の整数)と、
前記キャリーが発生したとき、前記m進カウンタのカウント値を保持するラッチと、
前記保持されたカウント値がmに等しいとき、クロック・負スタッフパルスを出力し、前記保持されたカウント値が0に等しいとき、クロック・正スタッフパルスを出力する第1のコンパレータと、
前記クロック・負スタッフパルスでカウントダウンし、前記クロック・正スタッフパルスでカウントアップするアップダウンカウンタと、
前記アップダウンカウンタのカウント値が−nより小さいとき、データ・負スタッフパルスを出力し、前記アップダウンカウンタのカウント値がnより大きいとき、クロック・正スタッフパルスを出力する第2のコンパレータを備える
ことを特徴とする請求項2に記載のスタッフ同期制御送信装置。 - 高次群入力信号から、低次群データ及びスタッフ情報を分離する分離部と、
前記高次群入力信号から第2のクロックを抽出する第2のビット同期回路と、
前記スタッフ情報に基づいて、低次群出力信号のデータについてのデータ・スタッフ要求及び前記低次群出力信号のクロックについてのクロック・スタッフ要求を発生するスタッフ情報抽出回路と、
前記低次群データを保持するメモリと、
前記第2のクロックに前記クロック・スタッフ要求に基づくスタッフ制御を行った書き込みクロックを用いて、前記メモリへの前記低次群データの書き込みを制御する書き込みカウンタと、
第1のクロックに同期した読み出しクロックを用いて、前記メモリからの前記低次群データの読み出しを制御する読み出しカウンタと、
前記クロック・スタッフ要求に基づいて、前記書き込みクロックの位相を調整し、第3のクロックを出力する位相調整回路と、
前記第3のクロックを逓倍し、前記第3のクロックの周波数のn倍の周波数の逓倍クロックを生成するPLLと、
前記逓倍クロックをn分周して前記第1のクロックを生成する分周器と、
を備えることを特徴とするスタッフ同期制御受信装置。 - 請求項1乃至3のいずれかに記載のスタッフ同期制御送信装置と、
請求項4記載のスタッフ同期制御受信装置と、
を備えることを特徴とするスタッフ同期制御システム。 - 低次群入力信号より第1のクロックを抽出し、
高次群入力信号から第2のクロックを抽出し、
前記第1のクロックを逓倍し、前記第1のクロックの周波数のn倍(nは2以上の整数)の周波数の逓倍クロックを生成し、
前記低次群入力信号に含まれる低次群データをメモリに保持し、
前記第1のクロックに同期した書き込みクロックを用いて、前記メモリへの前記低次群データの書き込みを制御し、
クロック制御信号に基づいて前記第2のクロックを制御して前記第2のクロックに同期した読み出しクロックを生成し、前記読み出しクロックを用いて、前記メモリからの前記低次群データの読み出しを制御し、
前記逓倍クロックと前記読み出しクロックの位相を比較し、前記低次群入力信号のデータについてのデータ・スタッフ要求及び前記低次群入力信号のクロックについてのクロック・スタッフ要求を発生し、
前記データ・スタッフ要求及び前記クロック・スタッフ要求に基づいて、前記クロック制御信号及び前記データ・スタッフ要求についての情報を含むスタッフ情報を生成し、
前記メモリから読み出された前記低次群データ及び前記スタッフ情報を多重化してhビット(hは整数)の多重化フレームを構成し、前記第2のクロックに同期して出力する
ことを特徴とするスタッフ同期制御送信方法。 - 高次群入力信号から、低次群データ及びスタッフ情報を分離し、
前記高次群入力信号から第2のクロックを抽出し、
前記スタッフ情報に基づいて、低次群出力信号のデータについてのデータ・スタッフ要求及び前記低次群出力信号のクロックについてのクロック・スタッフ要求を発生し、
前記低次群データをメモリに保持し、
前記第2のクロックに前記クロック・スタッフ要求に基づくスタッフ制御を行った書き込みクロックを用いて、前記メモリへの前記低次群データの書き込みを制御し、
第1のクロックに同期した読み出しクロックを用いて、前記メモリからの前記低次群データの読み出しを制御し、
前記クロック・スタッフ要求に基づいて、前記書き込みクロックの位相を調整し、第3のクロックを出力し、
前記第3のクロックを逓倍し、前記第3のクロックの周波数のn倍の周波数の逓倍クロックを生成し、
前記逓倍クロックをn分周して前記第1のクロックを生成する
ことを特徴とするスタッフ同期制御受信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012180219A JP5956284B2 (ja) | 2012-08-15 | 2012-08-15 | スタッフ同期制御回路及びスタッフ同期制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012180219A JP5956284B2 (ja) | 2012-08-15 | 2012-08-15 | スタッフ同期制御回路及びスタッフ同期制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014039142A JP2014039142A (ja) | 2014-02-27 |
JP5956284B2 true JP5956284B2 (ja) | 2016-07-27 |
Family
ID=50286956
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012180219A Active JP5956284B2 (ja) | 2012-08-15 | 2012-08-15 | スタッフ同期制御回路及びスタッフ同期制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5956284B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0681117B2 (ja) * | 1985-07-25 | 1994-10-12 | 松下電器産業株式会社 | スタツフ同期回路 |
CA1262173A (en) * | 1986-05-29 | 1989-10-03 | James Angus Mceachern | Synchronization of asynchronous data signals |
JP2952935B2 (ja) * | 1990-02-22 | 1999-09-27 | 日本電気株式会社 | 非同期データ伝送システム |
JP2979847B2 (ja) * | 1992-07-01 | 1999-11-15 | 三菱電機株式会社 | 正負スタッフ同期方式 |
JP3317742B2 (ja) * | 1993-05-21 | 2002-08-26 | 三菱電機株式会社 | スタッフ同期伝送装置 |
DE4437136A1 (de) * | 1994-10-18 | 1996-04-25 | Philips Patentverwaltung | Übertragungssystem mit einem Regelkreis |
JP3123511B2 (ja) * | 1998-05-18 | 2001-01-15 | 日本電気株式会社 | 位相制御装置 |
-
2012
- 2012-08-15 JP JP2012180219A patent/JP5956284B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014039142A (ja) | 2014-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5068758B2 (ja) | データ再生回路 | |
US7830924B2 (en) | Stuffing and destuffing operations when mapping low-order client signals into high-order transmission frames | |
JP4541155B2 (ja) | フレーム同期化デバイス及び方法 | |
US8913190B2 (en) | Method and apparatus for regenerating a pixel clock signal | |
CN106302378B (zh) | 用于流同步的多媒体***和方法 | |
US7068679B1 (en) | Asynchronous payload mapping using direct phase transfer | |
US5539785A (en) | Jitter/wander reduction circuit for pulse-stuffed, synchronized digital communications | |
JP5956284B2 (ja) | スタッフ同期制御回路及びスタッフ同期制御方法 | |
US8094562B1 (en) | Transmission of a continuous datastream through a re-clocked frame-based transport network | |
JP2000341235A (ja) | パルススタッフ同期方式における低次群信号のクロック再生方法および回路 | |
JP5827733B2 (ja) | 送信装置 | |
US8665660B2 (en) | Clock handoff circuit and clock handoff method | |
CN102064826B (zh) | 一种全数字时钟产生电路及全数字时钟产生方法 | |
JP3123511B2 (ja) | 位相制御装置 | |
JP4789976B2 (ja) | クロック再生用イネーブル生成回路及びクロック再生回路 | |
JP2713252B2 (ja) | パケット位相同期回路 | |
JP2952935B2 (ja) | 非同期データ伝送システム | |
CN103391453A (zh) | 网络机顶盒pcr校正处理***及方法 | |
US8638817B2 (en) | Communication system | |
JP3738390B2 (ja) | ディジタル位相同期回路 | |
TW298692B (en) | System of decreasing waiting time jitter and method thereof | |
JP6121502B2 (ja) | 受信装置 | |
JP5942526B2 (ja) | 映像データ送信装置、映像データ送信方法及び光通信ネットワークシステム | |
JP6024820B2 (ja) | 通信装置 | |
JP3949595B2 (ja) | ジッタ抑圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160616 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5956284 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |