SU999020A1 - Устройство дл подготовки и отладки программ - Google Patents
Устройство дл подготовки и отладки программ Download PDFInfo
- Publication number
- SU999020A1 SU999020A1 SU803257969A SU3257969A SU999020A1 SU 999020 A1 SU999020 A1 SU 999020A1 SU 803257969 A SU803257969 A SU 803257969A SU 3257969 A SU3257969 A SU 3257969A SU 999020 A1 SU999020 A1 SU 999020A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- unit
- output
- memory
- block
- Prior art date
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Description
Изобретение относитс к вычислительной технике и может быть использовано в программном управлении оборудованием. Известно устройство дл подготовки и отладки программ, содержащее блоки управлени , отображени и формации, ввода-вывода программы, ручного ввода и пам ти, соединенные с коммутатором, выход которого подключен к блоку пам ти, и адаптер св зи с устройством программного управлени 11Недостаток устройства состоит в большой длительности подготовки и отладки программ, св занной с недостаточной информационной емкостью блока пам ти и малой степенью автоматизации . Наиболее близким к изобретению вл етс устройство дл подготовки и отладки программ, содержащее блок управлени , блок отображени информации , коммутатор, входа которого подключены к выходам блоков ручного ввода, пам ти и ввода-вывода/ а выход - к входу блока пам ти; адаптер св зи., с устройством программного управлени и вычислитель, вход котс рого подключен к выходу блока пам ти а выход - к входу блока управлени 1 23 Недостатком известного устройства вл етс больша длительность подготовки и отладки программ. Указанный недостаток св зан с тем, что при подготовке программы оператор должен дл каждого кадра подготавливаемой программы вычислить контрольную сулвлу и записать ее в соответствующее место кадра. При отладке она должна быть вычислена оператором и записана вместо старой контрольной суммы. При отладке программы контрольна сумма редактируемого кадра измен етс . Цель изобретени - сокращение времени подготовки к отладки программ путем автоматизации вычислений и записи контрольной суммы в соответствующее место кадра. Поставленнги цель достигаетс тем, что в устройство дл подготовки и otладки программ, содердащее адаптер св зи и последовательно соединенные блок ввода-вывода и вычислительный блок, по 2ледовательно соединенные блок ручного ввода, коммутатор, блой пам ти и блок отображени информации,, первый выход блока пам ти соединен
с первым входом вычислительного блока , коммутатора и с первым входом адаптера св зи и блока ввода-вывода, а также блок управлени , выходы которого соединены с входами блока ручного ввода, коммутатора, блока пам ти , блока ввода-вывода, блока отображени информации, вычислительного блока и адаптера св зи, выходы каждого из которых за исключением коммутатора соединены с входами блока управлени , второй выход вычислительного блока соединен с четвертым входом коммутатора.
Кроме того, блок управлени содержит генератор импульсов, выходом подключенный к распределителю тактов и последовательно соединенные пульт управлени , формирователь режимов, блок модификации адреса, регистр адреса микрокоманд, блок посто нной пам ти, регистр операторов и дешифратор , выходы которого соединены с выходами блока, выход распределител тактов соединен с вторым входом дешифратора и с -вторым входом блока Посто нной пам ти, второй выход которого подключен к второму входу регистра адреса микрокоманд, третьим входом соединенного с вторым входом регистра операторов и с выходом распределител тактов/ выход регистра операторов соединен с вторым входом блока модификации адреса. ,
На фиг. 1 представлена структурна схема устройства; на фиг. 2 структурна схема блока упрдвлени ; на фиг. 3 - струкд-урна схема блока пам ти; на фиг. 4 - структурна схема вычислительного блока.
Устройство (,фиг. 1 ) содержит блок управлени 1, блок отображени информации 2, блок пам ти 3, коммутатор 4, блок ручного ввода 5,-блок ввода-вывода б, вычислительный блок 7, адаптер св зи 8, второй выход 9 вычислительного блока, группу входов 10 блока управлени , группу выходов 11 блока управлени .
Устройство работает в следующих режимах: режим ввода программы} рехсим отладки программы; режим подготовки программы; режим отработки программьл станком с ЧПУ.
В режиме ввода считанна с программоносител программа поступает на вход устройства и вводитс через блок ввода-вывода 6 и коммутатор 4 в последовательный р д чеек блока пам ти 3. В процессе ввода программы состо щей из последовательности кадров , производитс контроль ее по модулю 10, т. е. контролируетс сумма по модулю 10 числовых эквивалентов всех символов кадра, котора в правильно составленном и записанном кадре должна быть равна нулю.
Эта сумма может быть выражена следующим образом
mod 10
где п - число символов в кадре - пор дковый номер символа
кадра;
а - числовой эквивалент символа кадра младшие 4 разр да символа).
Контрольна сумма кадра, вл юща с его первым символом, определ етс выражением
г п -1
AL.J
Cli 10-nwd 10Ь «. ,, I
которое дл удобства вычислени преобразуетс к виду
«,-«,,j.
где1)-г-lO-a- - дополнение до дес ти числового эквивалента -(-го символа. 25 Критерием правильности приема и записи кадра становитс выражение
Г п 1
Цъ. --0.
mod 10
li--1 I
Перед вводом программы вычисли;тельный блок 7 устанавливаетс в О. Дл контрол программы в режиме ввода при записи каждого кадра младшие 4 разр да кодов всех его символов
:поочередно поступают в вичислительный блок 7, где формируютс и суммируютс из дополнени до 10. В кок1;е кадра в вычислительном блоке 7 накапливаетс результат суммировани , который в правильно составленной и
прин той программе должен быть равен нулю. При «али-чии в блоке 7 нул с его первого выхода на вход 10 блока управлени 1 поступает сигнал, разрешающий запись последующего кадра программы. В противном случае происходит останов ввода программы.
Если ввод произведен без ошибок и программа не требует исправлений, то в режиме отработки программа по
кадру передаетс из блока пам ти -3 через адаптер св зи 8 в устройство числового программного управлени . В режиме отладки оператор с помощью блока отображени информации 2 выбирает подлежащий корректировке кадр программы, с клавиатуры блока ручного ввода 5 через комму.татор 4 записывает в соответствующую чейку блока пам ти 3 новую строку кадра или производит аннулирование строки. После каждого элементарного акта редактировани (замена или исключение символа, запись нового символа Между любыми соседними 1, свод щегос к нажатию оператором соответствующей клавиши на блоке ручного вво/ха 5, в блоке управлени 1 автоматически включаетс подпрогра Ф1а вычислени и записи новой контрольной суммы. Вычисление контрольной сум|-1ы производитс аналогично контролю программы по модулю 10, однако суммирование числовых эквивалентов символов кадра начинаетс с второго После обработки последнего символа кадра в вычислительном блоке 7 оста етс вновь вычисленна контрольна сумма кадра, котора с ьторого выхо да 9 блока 7 поступает на четвертый вход коммутатора 4 и далее в чейку блока, пам ти 3, где записываетс на место старой. Таким образом произвЬдштс отлад ка всей програмгив:). В режиме подготовки программы операторпри помощи клавиатуры блока ручного ввода 5 по символу записывает программу через коммутатор 4 в блок пам ти 3, контролиру визуал но правильность ввода при помощи блока отображени информации 2. Пос ле ввода символа конец кадра в бл ке, управлени автоматически включаетс подпрограмма вычислени контрольной суюла и записи ее на заран зарезервированное место кадра. Вычисление и запись контрольной суммы производитс так же, как и в режиме отладки. Подготовленна и отлаженна программа хранитс в бло . ке пам ти 3 и через блок -ввода-выво да может быть выведена на программе носитель дл последующего тиражировани и. хранени . Автоматизаци работы устройства осуществл етс блоком управлени 1 (фиг. 2 ). Блок управлени 1 построен по принципу микропрограммного автомата и состоит из генератора 12, распределител тактов 13, блока посто нной пам ти 14, регистра адреса микрокоманд 15, регистра операторов блока модификации адреса 17, дешифратора 18, формировател режимов 19 и пульта управлени 20. Входами бло ка управлени 1 вл етс группа вхо дов 10 блока модификации адреса 17, а выходами - группа выходов 11 дешифратора 18 и выход 1 распределител тактов 13. Блок управлени 1 работает следу щим образом. Генератор 12 через распределител тактов 13 синхронизирует работу все блоков устройства. Алгоритм работы устройства определ етс программой, представл ющей собой совокупность микрокоманд, хран щихс в блоке 14. .В исходном состо нии циклически из блока 14 выбираетс последбвател ность микрокоманд, управл ющих блоком отобргикени информации 2 и опра шивающих формирователь режимов 19, характеризующий состо ние органов пульта управлени 20 устройства. Оператор с пульта управлени 20 задает требуе ий режим работы. Блок модификации адреса 17, опраишва формирователь режимов рабо-ы 19, измен ет в регистре 15 код адреса выбираемой из блока 14 микроксжанды. При этом формируетс первый адрес подпрограммы заданного режима. Подпрограмма каждого-режима состоит из набора кшкро оманд, которые выполн ютс или пропускаютс в зависимости от сигналов обратной св зи, поступающих на входы 10 блока модификации адреса 17 из блоков 2-8. -Блок пам ти 3 (фиг. З) состоит из куба пам ти 22, реверсивного счетчика 23, двух адресных регистров 24 и 25 и дешифраторов 26 к 27. В чейках куба пам ти 22 хранитс программа . Адрес чейки пам ти, в которую производитс запись или из которой считываетс код символа программы, определ етс состо нием счетчика 23. Регистры 24 н 25 используютс дл временного хранени адресов чеек программы (например в режиме коррекции в регистре 24 запоминаетс адрес чейки, в которой хранитс контрольна сумма). Дл реализации алгоритма работы сигнала с блока управлени 1 поступают на вход 11 блока пам ти 3. Блок пам ти 3 осуществл ет следующие элементарные операции: запись в куб. пам ти 22 строки программы; считывание из куба пам ти 22 строки программы/ изменение (+1 или -1) кода в счетчике 23; запись кода счетчика 23 в регистры 24 или 25; запись кода регистров 24 или 25 в счетчик. Дешифратор 26 дл блока управлени 1 анализирует коды-, считанные из куба пам ти 22, дл индентификации содержимого программы (например признака Конец кадра). Дешифратор 27 вырабатывает сигнал в блок управлени 1, указывёиоЩий, что код в счетчике 23 соответствует адресу первой чейки пам ти. Коммутатор 4 (фиг. 1) предназначен дл подключени по сигналам блока управлени 1 информационных выходов олоков 3,5,7 к информационному входу блока 3. Вычислительный блок 7 (фиг. 4) состоит из двух двоично-дес тичных счетчиков 28 и 29 и логического элемента 2И-НЕ 30. Входные сигналы на блок 7 поступают на входы 21 и 31 логического элемента 30, на вход 11 счетчиков 28 и 29. На другой вход счетчика 29 поступают сигналы из блока пам ти 3. Счетчики 28 и 29 имеют счетные входы 32 и 33 соответственно . Выходами вычислительного. блока 7 вл ютс выходы 9 и 10 счет чика 29. Работает вычислительный блок 7 следующим образом. В исходном состо нии в счетчике 28 находитс код Сигнал переполнени счетчика 28 по входу 31 логического элемента 30 блокирует поступление с входа 21 на счетные входы 32 и 33 счетчиков 28 и 29 тактовых импульсов с блока управлени 1. В счетчике 29 записан произвольный код. Перед вычислением счетчик 29 устанавливаетс в О. Во врем работы в счетчик 2.8 записываетс тетрада числового экви валента символа кадра. Если числовой эквивалент отличен от нул , то сигнал переполнени счетчика 28, запирающий логический элемент 30, снимаетс , и на вход счетчика 28 поступают импульсы с распределител тактов 13 блока управлени 1 (фиг. 2 Число поступивших импульсов равно дополнению до 10 записанного всчет чик кода. По сигналу переп лнени счетчика 28 логический элемент 30 оп ть запираетс , и счетчик 28 ждет прихода следующей строки. Эта же сери импульсов поступает на счетны вход 33 счетчика 29, в котором накапливаетс сумма по модулю 10 дополнений до 10 числовых эквивалентов строк кадра, т. е. контрольна сумма кадзра, котора с выхода 9 сче чика 29 поступает на четвертый вход коммутатора. Использование дл станков с ЧПУ Устройства дл подготовки и отладки программ с автоматизированным в ислением и записью контрольной сум мы позвол ет благодар применению схемы вычислительного блока, оперирующего с дополнени ми до Ю числовых эквивалентов символов кеодров , и св зи, передающей вычисленную KOH рольную сумму через дополнительный вход коммутатора на вход блока пам ти , освобо.пить технолога-программис та от малопроизводительной ручной работы по вычислению и записи контрольной суммы. Таким образом, повышаетс ско рость отладки и оперативной подго хдвки программ непосредственно у ст ка, которые занимают существенною часть времени и вл ютс узким местом в технологическом процессе. По расчетам, произведеннш на предпри тии, годовой экономический эффект от внедрени устройства составл ет 1,3 тыс. руб. на один станок. Форг-ула изобретени 1.Устройство дл подготовки и отладки программ, содержащее адаптер св зи и последовательно соединенные блок ввода-вывода и вычислительный блок, последовательно соединенные блок ручного ввода, коммутатор, блок пам ти и блок отображени информации , первый выход блока пам ти соединен с первым входом вычислительного блока, коммутатора и с первым входом адаптера св зи и блока ввода-вывода, а также блок управлени , выходы которого соединены с входами блока ручного ввода, коммутатора, блока пам ти , блока ввода-зывода, блока отображени информации, вычислительного блока и адаптера св зи, выходы каждого из которых за исключением коммутатора соединены с входами блока управлени , отличающеес тем, что, с целью сокращени времени подготовки и отладки программы путем автоматизации вычислений и записи контрольной сугфш, второй выход вычислительного блока соединен с четвертым входом коммутатора. 2.Устройство по п. 1, отличающеес тем, что блок управлени содержит генератор импульсов, выходом подключенный к распределителю тактов, и последовательно соединенные пульт управлени , формирователь .режима, блок модификации адреса, регистр адреса микрокоманд, блок посто нной пам ти, регистр операторов и дешифратор, выходы которого соединены с выходами блока, выход распределител тактов соединен с вторым входом дешифратора и с вторым входом блока посто нной пам ти, второй выход которого подключен к второму входу регистра адреса микрокоманд, третьим входом соединенного с вторым входом регистра операторов и с выхо- . дом распределител тактов, выход регистра операторов соединен с вторым входом блока модификации адреса. Источники информации, прин тые во внимание при экспертизе 1.Пам ть программировани Пимос Фирма Питтлер., 2.Установка контрол программы КП-1 дл станков с ЧПУ. ВИМН, (514), листок б, 1976 прототип).
I4
II
Фиг.
Claims (2)
- Формула изобретения1. Устройство для подготовки и отладки программ, содержащее адаптер связи и последовательно соединенные блок ввода-вывода и вычислительный блок, последовательно соединенные блок ручного ввода, коммутатор, блок памяти и блок отображения информации, первый выход блока памяти соединен с первым входом вычислительного блока, коммутатора и с первым входом адаптера связи и блока ввода-вывода, а также блок управления, выходы которого соединены с входами блока ручного ввода, коммутатора, блока памяти, блока ввода-вывода, блока отображения информации, вычислительного блока и адаптера связи, выходы каждого из которых за исключением коммутатора соединены с входами блока управления, отличающееся тем, что, с целью сокращения времени подготовки и отладки программы путем автоматизации вычислений и записи контрольной суммы, второй выход вычислительного блока соединен с четвертым входом коммутатора.
- 2. Устройство по π. 1, отличающееся тем, что блок управления содержит генератор импульсов, выходом подключенный к распределителю тактов, и последовательно соединенные пульт управления, формирователь режима, блок модификации адреса, регистр адреса микрокоманд, блок постоянной памяти, регистр операторов и дешифратор, выходы которого соединены с выходами блока, выход распределителя тактов соединен с вторым входом дешифратора и с вторым входом блока постоянной памяти, второй выход которого подключен к второму входу регистра адреса микрокоманд, третьим входом соединенного с вторым входом регистра операторов и с выходом распределителя тактов, выход регистра операторов соединен с вторым входом блока модификации адреса.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803257969A SU999020A1 (ru) | 1980-12-17 | 1980-12-17 | Устройство дл подготовки и отладки программ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU803257969A SU999020A1 (ru) | 1980-12-17 | 1980-12-17 | Устройство дл подготовки и отладки программ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU999020A1 true SU999020A1 (ru) | 1983-02-23 |
Family
ID=20946728
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU803257969A SU999020A1 (ru) | 1980-12-17 | 1980-12-17 | Устройство дл подготовки и отладки программ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU999020A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8185225B2 (en) | 2007-06-06 | 2012-05-22 | Mitsubishi Electric Corporation | Program creation apparatus, numerical control apparatus, program creation method |
-
1980
- 1980-12-17 SU SU803257969A patent/SU999020A1/ru active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8185225B2 (en) | 2007-06-06 | 2012-05-22 | Mitsubishi Electric Corporation | Program creation apparatus, numerical control apparatus, program creation method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1120428A (en) | Improvements in data processing systems | |
US4376977A (en) | Computer system with scannable program memory | |
JPS59194245A (ja) | マイクロプログラム制御装置 | |
US3208047A (en) | Data processing equipment | |
US3594734A (en) | Programmable calculator | |
SU999020A1 (ru) | Устройство дл подготовки и отладки программ | |
US3286235A (en) | Information storage system | |
GB781817A (en) | Electrical apparatus for reducing the access time for a storage register | |
SU1714606A1 (ru) | Имитатор канала | |
SU1108511A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1494007A1 (ru) | Устройство адресации пам ти | |
SU824319A1 (ru) | Запоминающее устройство с самоконтролем | |
SU767845A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1173414A1 (ru) | Программное устройство управлени | |
SU1275452A1 (ru) | Устройство дл отладки программ | |
SU557419A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1270897A1 (ru) | Преобразователь параллельного кода в последовательный | |
SU1388934A1 (ru) | Устройство дл обучени операторов | |
US5542092A (en) | Method and system for setting bus addresses in order to resolve or prevent bus address conflicts between interface cards of a personal computer | |
SU516101A1 (ru) | Оперативное запоминающее устройство с самоконтролем | |
SU1367013A1 (ru) | Микропрограммное устройство управлени | |
SU760194A1 (ru) | Динамическое запоминающее устройство с самоконтролем | |
SU1520534A1 (ru) | Устройство дл моделировани конечных автоматов | |
SU970480A1 (ru) | Запоминающее устройство с самоконтролем | |
SU744577A1 (ru) | Устройство дл тестовой проверки пам ти |