SU824319A1 - Запоминающее устройство с самоконтролем - Google Patents

Запоминающее устройство с самоконтролем Download PDF

Info

Publication number
SU824319A1
SU824319A1 SU792782503A SU2782503A SU824319A1 SU 824319 A1 SU824319 A1 SU 824319A1 SU 792782503 A SU792782503 A SU 792782503A SU 2782503 A SU2782503 A SU 2782503A SU 824319 A1 SU824319 A1 SU 824319A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
block
error
word
Prior art date
Application number
SU792782503A
Other languages
English (en)
Inventor
Лев Алексеевич Шумилов
Владимир Николаевич Гебгарт
Original Assignee
Ленинградский Ордена Ленина Электро-Технический Институт Им. B.И.Ульянова(Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Электро-Технический Институт Им. B.И.Ульянова(Ленина) filed Critical Ленинградский Ордена Ленина Электро-Технический Институт Им. B.И.Ульянова(Ленина)
Priority to SU792782503A priority Critical patent/SU824319A1/ru
Application granted granted Critical
Publication of SU824319A1 publication Critical patent/SU824319A1/ru

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ
Изобретение относитс  к вычислительной технике, в частности к запомина ощим устройствам (ЗУ) с самоконт ролем. Известно ЗУ, содержащее блок хранен .и , включающий в себ  накопитель и регистр адреса, регистр входной информации, регистр выходной информа ции, с,хему- анализа ошибки и схему синхронизации l. Недостатком устройства  вл етс  его невысока  надежность. Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее накопитель, первый вход которого соединен с выхо дом коммутатора, второй вход - с пер вым выходом блока синхронизации, а выход - с первым входом блока анализ ошибок, второй вход которого соединен со вторым выходом блока синхрони зации, а первый выход - с первым вхо дом блока, синхронизации, третий вых которого соединен с первым входом выходного регистра, четвертый - с п вым входом входного регистра, а п тый - с первым входом, коммутатора, второй и третий входы которого соот ветственно соединены с выходами выходного и входного .регистров, второ вход выходного регистра подключен к выходу накопител . Коммутатор в известном устройстве представл ет собой элементы И-ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ и инверторы. В известном устройстве записываемое слово в том же цикле обращени  считываетс  дл  проверки, инвертируетс  в случае обнаружени  ошибки, метитс  в дополнительном разр де как инвертированное и в таком виде записываетс  в блок хранени  по тому же адресу. Затем слово считываетс  вторично . Если в слове, содержащем метку инверсии, обнаружитс  ошибка, производитс  останов ЗУ. В режиме Чтение считанное слово, содержащее метку инверсии, инвертируетс  и выдаетс  из устройства в пр мом коде 2 . Недостатком известного устройства  вл етс  невысока  надежность, обусловленна  возможность зацикливани  при неисправности разр да, отведенного дл  хранени  метки инверсии, и отсутствие , коррекции в режиме Чтение. Цель изобретени  - повьпиение надежности запоминающего устройства. Поставленна  цель достигаетс  тем, что в известное устройство введен счетчик, первый вход которого соединен со вторым выходом блока анализа сзшибок и со вторым входом коммутатора/ второй вход - с шестым выходом блока синхронизации, а выход - со вторым входом блока синхронизации.
На чертеже изображена структурна  .схема предлагаемого устройства.
Устройство содержит накопитель 1 и входной регистр 2, выходной регист 3, коммутатор 4, блок 5 анализа ошибок , блок б синхронизации, счетчик 7 Устройство работает следующим образом .
В режиме Запись в накопитель 1 поступает, код адреса,.через информационные входы во входной регистр- 2 поступает код слова, одновременно счетчик 7 по сигналу из блока б синхронизации устанавливаетс  в исходное состо ние. Код слова из входного регистра 2 поступает через коммутатор 4 на входы накопител  1, с помощью сигналов с блока б синхронизации устанавливаетс  в исходное состо ние. По окончании операции записи блок б синхронизации обеспечивает выполнение операции контрольного считывани  Считанный из накопител  1 код слова поступает в выходной регистр 3 и в блок 5 анализа ошибок. В случае отсутстви  ошибки режим Запись считаетс  законченным. В случае обнаружени  ошибки сигнала, блока-5 анализа ошибок поступает на первый вход счетчика 7, ,измен   это состо ние на единицу , и на вход коммутатора 4, через который по этому сигналу считанный код слова поступает на вход накопител  1 в инвертированной форме с единицей в дополнительном разр де в качестве метки инверсии данного слова, а блок 6 сийхронизации обеспечивает операцию записи.
В св зи с тем, что не все неис-. правные разр ды слова могли быть выделены при контрольном считывании пр мого кода, производитс  повторное считывание., В случае отсутстви  ошибки выходы блока 5 анализа ошиб (к не оказывают воздействи  на работу устройства, режим Запись считываетс  аконченным. В случае обнаружени  ошибки сигнал со второго выхода блока 5 анализа ошибок поступает на первый вход счетчика 7, перевод  его во второе состо ние, которое передаетс  в блок б синхронизации , что приводит к останову ЗУ,. Благода р  тому, что в блоке 5 анализа бшИбок анализируетс  также дополнительный разр д метки инверсии, искажение его при повторном контроль . ном считывании приводит к останову ЗУ.
Отсутствие вводимого счетчика прводит к зацикливанию ЗУ при неиспранести в цепи дополнительного разр д когда вместо записанной единицы после первого контрольного, считывани .
при повторном контрольном считывании на вход блока 5 анализа ошибок поступает ноль.
В режиме Чтение в накопитель 1 поступает код адреса, одновременно счетчик 7 по сигналу из блока ,б синхронизации устанавливаетс  в исходное состо ние. С помощью сигналов блока б синхронизации, обеспечивающего операцию .чтени , код слова из накопител  1 поступает в выходной регистр 3 и блок 5 анализа отказов, в случае отсутстви  ошибки на основании анализа состо ни  разр да метки инверсии - из выходного регистра 3 через коммутатор 4 пр мой или инверсный код слова. В случае обнаружени  ошибки и наличии единицы в дополнительном разр де сигнал на первом выходе блока 5 анализа ошибок поступает в блок 6 синхронизации, который производит останов ЗУ. .
В случае обнаружени  ошибки и наличии нул  в дополнительном разр де со второго выхода блока 5 анализа ошибок поступает сигнал на вход коммутатора 4, где он,блокирует выдачу слова из ЗУ и на первый счетный вход счетчика 7, измен   его состо ние на единицу. Далее последовательность операций аналогична их последовательности в режиме Запись после,первого контрольного считывани  вплоть до повторного считывани . В случае отсутстви  ошибки при повторном считывании , на основании состо ни  счетчика 7, сигналы с первого выхода блока б синхронизации, поступающие в коммутатор 4, обеспечивают инверсию считанного кода и выдачу слова из ЗУ.В случае обнаружени  ошибки при повторном считывании следует останов ЗУ, так как дополнительный разр д должен находитьс  в состо нии единицы. Если разр д метки находитс  в нуле, чт говорит о его неисправности, результат анализа на втором выходе блока 5 анализа ошибок приводит к установке счетчика 7 во второе состо ние, что, в свою очередь, приводит к останову ЗУ.

Claims (2)

1.Авторское сгчдетельство СССР № 367460, кл. G 11 С 29/00, 1973.
2.Патент США № 3768071, кл. 340-146.1, 1973 (протртип).
U8i
SU792782503A 1979-06-19 1979-06-19 Запоминающее устройство с самоконтролем SU824319A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792782503A SU824319A1 (ru) 1979-06-19 1979-06-19 Запоминающее устройство с самоконтролем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792782503A SU824319A1 (ru) 1979-06-19 1979-06-19 Запоминающее устройство с самоконтролем

Publications (1)

Publication Number Publication Date
SU824319A1 true SU824319A1 (ru) 1981-04-23

Family

ID=20834782

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792782503A SU824319A1 (ru) 1979-06-19 1979-06-19 Запоминающее устройство с самоконтролем

Country Status (1)

Country Link
SU (1) SU824319A1 (ru)

Similar Documents

Publication Publication Date Title
SU824319A1 (ru) Запоминающее устройство с самоконтролем
SU875471A1 (ru) Запоминающее устройство с автономным контролем
SU452860A1 (ru) Запоминающее устройство с автономным контролем
SU1483494A2 (ru) Запоминающее устройство с обнаружением ошибок
SU1104588A1 (ru) Запоминающее устройство с самоконтролем
SU1075312A1 (ru) Запоминающее устройство с коррекцией ошибок
SU1265860A1 (ru) Запоминающее устройство с самоконтролем
SU1249594A1 (ru) Запоминающее устройство
SU645208A1 (ru) Запоминающее устройство с самоконтролем
SU942164A1 (ru) Запоминающее устройство с автономным контролем
SU1003151A1 (ru) Запоминающее устройство с контролем информации при записи
SU881876A1 (ru) Запоминающее устройство с обнаружением ошибок
SU1128294A1 (ru) Запоминающее устройство с исправлением ошибок
SU951399A1 (ru) Устройство дл записи информации в запоминающее устройство
SU842973A1 (ru) Буферное запоминающее устройствоС АВТОНОМНыМ КОНТРОлЕМ
SU368605A1 (ru) Цифровое вычислительное устройство
SU875470A1 (ru) Запоминающее устройство с самоконтролем
SU760194A1 (ru) Динамическое запоминающее устройство с самоконтролем
SU1476476A1 (ru) Буферное запоминающее устройство
SU1522293A1 (ru) Динамическое запоминающее устройство с коррекцией ошибок
SU410461A1 (ru)
SU1587600A2 (ru) Динамическое запоминающее устройство с коррекцией ошибок
SU1363303A1 (ru) Запоминающее устройство с исправлением ошибок
JPS5870500A (ja) 半導体記憶回路
SU855730A1 (ru) Запоминающее устройство с самоконтролем