SU987623A1 - Микропрограммное устройство управлени - Google Patents
Микропрограммное устройство управлени Download PDFInfo
- Publication number
- SU987623A1 SU987623A1 SU813325969A SU3325969A SU987623A1 SU 987623 A1 SU987623 A1 SU 987623A1 SU 813325969 A SU813325969 A SU 813325969A SU 3325969 A SU3325969 A SU 3325969A SU 987623 A1 SU987623 A1 SU 987623A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- address
- input
- phase
- control
- control device
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
Изобретение относитс к вычисли .тельной технике и может быть использо вано в цифровых вычислительных машинах устройствах обработки и отображени информации. Известно микропрограммное устройст во управлени , содержащее блок пам ти дешифратор адреса операций, блок формировани адреса, дешифратор адреса фаз, коммутатор адресов фаз, регистры адреса фаз, блок управлени коммутацией адреса фаз, дешифратор адреса микрокоманд, узел пуска-останова, ком мутатор адресов микрокоманд, регистры адресов микрокоманд, блок управлени коммутатором адресов микрокоманд, группы элементов И, регистр микрокоманд 1 . Недостатки этого устройства - боль шой объем оборудовани и низкое быстродействие . Наиболее близким к предлагаемому по технической сущности вл етс микропрограммное устройство управлени , содержащее запоминающее устройство, адресные шины которого подключены через дешифратор адреса операций и формирователь адреса операций к первым входам микропрограммного устройства управлени , К групп элементов И (к - максимальное количество фаз и условных переходов дл одной операции ), подключенных к первым выходам микропрограммного устройства управлени и св занных по цеп м управлени с выходами дешифратора адреса микрокоманд , коммутатор, счетчик фаз, генератор , узел пуска-останова, св занный со счетным входом счетчика и подключенный к генератору и к вторым входам микропрограммного устройства управлени . При этом вторые выходы, групп элементов И св заны через, дешифратор переходов с управл ющими шинами коммутатора, информационные входа которого подключены через К регистров адреса переходов к вторым выходам запоминающего устройства C2J. К недостаткам известного устройства относ тс низкое быстродействие из-за того, что при формировании каждой микрокоманды дл выполн емой операции необходимо осуществл ть обращение к медленно действующему (по сравнению с другими элементами, вход щими в состав устройства) запоминаюсцему устройству, большое количество оборудовани дл формировани адреса микрокоманд и большой объем пам ти. Цель изобретени - повьпаение быстродействи устррйству при одновременном упрощении устройства за счет сокращени оборудовани формировател адреса микрокоманд и запоминающего устройства. Поставленна цель достигаетс тем что в микропрограмгиное устройство уп равлени , содержащее блок пам ти мик рокоманд, дешифратор адреса операций формирователь адреса операций, К групп элементов И К - количество фаз и условных переходов в операции ) дешифратор адреса микрокоманд, комму татор, счетчик фаз, генератор тактовых импульсов и узел пуска-останова, причем адресн.1й вход блока микрокоманд соединен через дешифратор адреса операций с выходом формир вател адреса операций, информационный вход которого подключен к адресн му входу устройства, выходы элементо Н к групп подключены к информационному выходу устройств -, первгде входы элементов И К групп подключены соответственно к выходам дешифратора адреса микрокоманд, выход генератора тактовых импульсов соединен с первым входом узла пуска-останова, второй вход которого соединен с первым управл ющим входом устройства, а выход со счетным входом счетчика фаз, дополнительно содержит регргстр микрокоманд операций, информационный вход которого соединен с выходом блока па м ти микрокоманд, управл ющий вход с управл ющим входом формировател адреса операций, с входом сброса счетчика фаз и с первым управл ющим входом устройства, а выходы регистра микрокомандд операций - с втopы щ входами элементов И К групп соответственно , управл 101щ-1й вход коммутатора соединен с третьим входом узла пуска-останова и с входом условий, второй управл ющий вход устройства соединен с четвертым входом узла пуска-останова, вход кода переадреса ции устройства соединен с первым информационным входом коммутатора, вто рой информационный вход которого соединен с вьлходом счетчика фаз, а выход коммутатора соединен с входом дешифратора адреса микрокоманд. На чертеже представлена функциональна схема предлагаемого устройУстройство включает блок 1 пам ти микрокоманд, дешифратор 2 адреса опе раций, формирователь 3 адреса операций , адресные входы 4 устройства , К групп элементов И 5, информационны входы 6 устройства, де11гафратор 7 адреса микрокоманд, коммутатор 8, счет чик Э фаз, генератор 10 тактовых импульсов , вход 11 условий устройства, первый управл ющий вход 12 устройств второй управл ю1ций вход 13 устройства , узел 14 пуска-ocTaF-ioBa, содержащий элемент ИЛИ-НЕ 15, элемент И 16, триггер 17, регистр 18 микрокоманд операций, вход 19 кода переадрес.ации. Микропрограммное устройство управлени работает следующим образом. По сигналу Начало операции, подаваемому из внешнего устройства управлени (или из арифметического устройства на один из входов 12, счетчик 9 фаз устанавливаетс в нулевое исходное состо ние, в формирователе . 3 формируетс адрес операции путем прибавлени единицы к содержимому счетчика или за счет записи адреса со входов 4, св занных с внешним устройством управлени . По адресу операции из блока 1 выбираетс слово со всеми микрокомандаг-ад, необходимыми дл выполнени данной установленной операции, которое переписываетс в регистр 18 микрокоманд операций, причем длина слова со всеми микрокомандами, выбираемого из запоминающего устройства, равна длине слова каждой из микрокоманд, необходимой дл вь полнени данной операции. Это обеспечиваетс .тем, что дл выполнени каждой из фаз операции ( формирование команды, формирование адреса операнда, выполнение операции, размещение результатов необходимы вполне определенные управл ющие сигналы , а управл ющие сигналы других фаз при этом не используютс , и поэтому в предлагаемом устройстве управлени сигналы сгруппированы по фазам, подключение которых осуществл етс соответствующими группами элементов И5. При этом управл ющие сигналы, необходимые дл выполнени только первой фазы операции, поступают через группу элементов И 5 на выходы 6 микропрограммного устройства управлени , а через остальные группы элементов И5 управл ющие сигналы не прохо- д т, так как они при этом отключаютс дешифратором 7 адреса микрокоманд. При сн тии сигнала Начало операции со входа 12 срабатывает триггер 17, который подключает элемент П 16. При этом импульсы с выхода генератора 10 поступают на счетный вход счетчика 9 фаз, формиру в нем код 1,2..., который через когф утатор В подаетс на входы дешифратора 7. Последний обеспечивает прохождение управл ющих сигналов с выхода регистра 18 микрокоманд операций (т.е. обращени к блоку 1J, необходимых дл выполнени второй (третьей) фазы операции, через соответствующие группы элементов И 5 (5) на выходы б микропрограммного устройства управлени . При наличии многократного повторени управл ющих сигналов дл той или иной фазы из внешнего устройства (например арифметического устройства) поступает
сигнал Многократный на вход 13, при этом на времч его сутествовани отключаетс элементн 16.При необходимости изменени пор дка выбора фаз из внешнего устройства управлени поступает сигнал Условие на входИ, который отключает на врем его существовани элемент И 16 и подключает входы коммутатора 8 к входам 19 микропрограм-,, много устройства управлени , на которые поступает код переадресации, например, из внешнего устройства управлени . После сн ти сигналов Многократный или Условие цикл работы повтор етс и счетчик 9 фаз обеспечивает переключение групп элементов И 5. После выполнени последней фазы операции на вход 12 приходит сигнал Конец операции, воздействующий на триггер 17, который отключает элемент И 16. С приходом следующего сигнала Начало операции цикл работы повтор етс .
Технический эффект от использовани предлагаемого устройства заключаетс в повышении быстродействи работы микропрограммного устройства управлени за счет исключени необходимости обращени к медленно действующему зaпoминaю ae 1y устройству при формировании микрокоманд дл всех (кроме первой ) фаз операций, что достигнуто за счет введени регистра микрокоманд операций, в котором хран тс все микрокоманда (точнее сигналы дл всех фаз) выполн емой операции , врем считывани из которого значительно меньше временк считывани из запоминающего устройства, а также в упрощении устройства за счет исключени из запоминающего устройства зоны адресов переходов, а из формировател адреса микрокоманд К регистров адреса перехода с дешифратором переходов, что достигнуто благодар введению регистра микрокоманд операций и наличию св зей коммутатора со входами счетчика фаз и с внешним устройством формировани переходов , позвол ющее измен ть пор док ,выбора фаз.
Claims (2)
1. Авторское свидетельство СССР 742937, кл. G 06 F 9/22, 1978,
2. Авторское свидетельство СССР № 760100, кл. G 06 F 9/22, 1978 (прототип).
/
Зона, микрокоманд
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813325969A SU987623A1 (ru) | 1981-06-11 | 1981-06-11 | Микропрограммное устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813325969A SU987623A1 (ru) | 1981-06-11 | 1981-06-11 | Микропрограммное устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU987623A1 true SU987623A1 (ru) | 1983-01-07 |
Family
ID=20972331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813325969A SU987623A1 (ru) | 1981-06-11 | 1981-06-11 | Микропрограммное устройство управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU987623A1 (ru) |
-
1981
- 1981-06-11 SU SU813325969A patent/SU987623A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU987623A1 (ru) | Микропрограммное устройство управлени | |
GB851418A (en) | Improvements relating to digital computers | |
SU1109751A1 (ru) | Микропрограммное устройство управлени | |
SU1109752A1 (ru) | Микропрограммное устройство управлени | |
SU1256010A1 (ru) | Процессор дл реализации операций над элементами расплывчатых множеств | |
SU1176346A1 (ru) | Устройство дл определени пересечени множеств | |
SU1262516A1 (ru) | Микропрограммное устройство управлени | |
SU1142834A1 (ru) | Микропрограммное устройство управлени | |
SU773624A1 (ru) | Процессор с микропрограммным управлением и динамическим ветвлением | |
RU2020553C1 (ru) | Устройство для ввода информации | |
SU1589288A1 (ru) | Устройство дл выполнени логических операций | |
SU830386A1 (ru) | Микропрограммное устройствоупРАВлЕНи | |
SU802963A1 (ru) | Микропрограммное устройство управле-Ни | |
SU881748A1 (ru) | Микропрограммное устройство управлени | |
SU1142833A1 (ru) | Микропрограммное устройство управлени | |
SU881747A1 (ru) | Микропрограммное устройство управлени | |
SU1332318A1 (ru) | Многотактное микропрограммное устройство управлени | |
SU1278858A1 (ru) | Устройство дл запоминани состо ний процессора | |
SU615480A1 (ru) | Микропрограммное устройство управлени | |
SU1170457A1 (ru) | Микропрограммное устройство управлени | |
SU661607A1 (ru) | Запоминающее устройство | |
SU1151960A1 (ru) | Микропрограммное устройство управлени | |
SU920726A1 (ru) | Микропрограммное устройство управлени | |
SU1103229A1 (ru) | Устройство микропрограммного управлени | |
SU1564621A1 (ru) | Микропрограммное устройство управлени |