SU438103A1 - Временной дискриминатор - Google Patents
Временной дискриминаторInfo
- Publication number
- SU438103A1 SU438103A1 SU1925861A SU1925861A SU438103A1 SU 438103 A1 SU438103 A1 SU 438103A1 SU 1925861 A SU1925861 A SU 1925861A SU 1925861 A SU1925861 A SU 1925861A SU 438103 A1 SU438103 A1 SU 438103A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- input
- time discriminator
- potential
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение относитс к автоматике и вычислительной технике, в частности к устройствам измерени фазовых сдвигов импульсных сигналов « автоподстройки частоты автогенераторов .
Известны временные дискриминаторы, содержащие R-5-триггеры с раздельными входами и логические схемы «И-НЕ, через которые выходы одного триггера соединены с входами другого триггера, причем, вторые входы логических схем «И-НЕ подключены к формирователю тактовых импульсов.
Недостаток известных дискриминаторов состоит в том, что они не определ ют величину опережени (или отставани ) одного сигнала относительно другого и имеют значительное количество элементов, что ухудшает надежность технологичность, увеличивает габариты и стоимость устройства.
Цель изобретени - упрощение схемы и расщирение ее функпиональных возможностей .
Эта цель достигаетс тем, что первый R- .S-триггер выходами соединен соответственно с первыми входами выходных логических схем «И-НЕ, вход У упом нутого триггера соединен с вторыми входами, а вход 5 - с третьими входами выходных логических схем «И-НЕ, выходы которых подключены соответственно к входам R н S второго R-5-триггера.
2
На фиг. 1 показана функциональна схема
предлагаемого устройства; на фиг. 2 - временные диаграммы, по сн ющие принцип работы устройства.
Предлагаемый временной дискриминатор содержит первый R-5-тр«ггер, построенный на двух логических схемах «И-НЕ 1 и 2, выходные логические схемы «И-НЕ 3 и 4 и второй R-5-триггер, построенный на двух
логических схемах «И-НЕ 5 и 6.
Схема работает следующим образом. В исходном состо нии входы R и S имеют нулевой потенциал, выходы логических схем «И-НЕ 1, 2, 3 и 4 имеют полол ительный
потенциал. Второй R-5-триггер на логических схемах «И-НЕ 5 и 6 находитьс в любом устойчивом состо нии, которое задаетс импульсом .сброса (в данном случае |Выход Q имеет положительный потенциал, а
выход Q -нулевой).
Пусть сигнал на входе R опережает сигнал на входе 5. По переднему фронту импульса на выходе схемы «И-НЕ 1 устанавливаетс нулевой потенциал, который подтверждает
положительный потенциал на выходе схемы «И-НЕ 3. Выход схемы «И-НЕ 2 продолжает удерживать потенциал на положительном уровне. С приходом импульса на вход 5 положительный потепциал на выходе схемы «-И- НЕ 2 сохран етс , а все входы выходной схе
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1925861A SU438103A1 (ru) | 1973-05-25 | 1973-05-25 | Временной дискриминатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1925861A SU438103A1 (ru) | 1973-05-25 | 1973-05-25 | Временной дискриминатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU438103A1 true SU438103A1 (ru) | 1974-07-30 |
Family
ID=20554768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1925861A SU438103A1 (ru) | 1973-05-25 | 1973-05-25 | Временной дискриминатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU438103A1 (ru) |
-
1973
- 1973-05-25 SU SU1925861A patent/SU438103A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890017866A (ko) | 필터회로 | |
SU438103A1 (ru) | Временной дискриминатор | |
SU478429A1 (ru) | Устройство синхронизации | |
SU473304A1 (ru) | Логический интегратор | |
SU411648A1 (ru) | ||
SU1170608A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU372690A1 (ru) | РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВЭСЕСс;;;-х:':...о, "'1 [ЙЙШ'ШО^Я;;;:';;;-',:,! | |
SU411609A1 (ru) | ||
SU739654A1 (ru) | Парафазный сдвигающий регистр | |
SU484629A1 (ru) | Генератор одиночных импульсов | |
SU1104464A1 (ru) | Устройство управлени | |
SU1075393A1 (ru) | Преобразователь серий импульсов в пр моугольные импульсы | |
SU395989A1 (ru) | Накапливающий двоичный счетчик | |
SU482899A1 (ru) | Делитель на 5 | |
SU488209A1 (ru) | Резервированный генератор тактовых импульсов | |
SU843249A1 (ru) | Делитель частоты | |
SU1128390A1 (ru) | Делитель частоты следовани импульсов | |
SU1177879A1 (ru) | Частотно-фазовый компаратор | |
SU970634A1 (ru) | Фазовый дискриминатор | |
SU869004A1 (ru) | Устройство дл задержки импульсов | |
SU617846A1 (ru) | Делитель частоты на шесть | |
SU1758844A1 (ru) | Формирователь последовательности импульсов | |
SU426321A1 (ru) | Кольцевой трехфазный коммутатор | |
SU693538A1 (ru) | Преобразователь интервала времени в цифровой код | |
SU1591192A1 (ru) | УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДА га ИЗ η |