SU1487195A1 - Пpeoбpaзobateль koдob - Google Patents
Пpeoбpaзobateль koдob Download PDFInfo
- Publication number
- SU1487195A1 SU1487195A1 SU874252429A SU4252429A SU1487195A1 SU 1487195 A1 SU1487195 A1 SU 1487195A1 SU 874252429 A SU874252429 A SU 874252429A SU 4252429 A SU4252429 A SU 4252429A SU 1487195 A1 SU1487195 A1 SU 1487195A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- outputs
- output
- counter
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано в устройствах преобразования информаций.
Цель изобретения - расширение класса решаемых задач за счет обеспечения возможности масштабирования кодов.
На чертеже приведена функциональная схема преобразователя кодов.
Преобразователь кодов содержит первый 1 и второй.2 управляемые генераторы импульсов, шифратор 3, входной счетчик 4, двоичный счетчик 5, дешифратор 6 нулевого состояния, вход 7 установки преобразователя, информационные входы 8 и выходы 9 преобразователя, шифратор 10, элементы НЕ 11 и 12, элементы И 13-15, дешифратор 16 максимального значения, схему 17 сравнения, триггер 18, муль· типлексор 19. Элементы 11, 13, 14 в совокупности образуют коммутатор 20.
В частном случае реализации устройства как преобразователя двоичнодесятичного кода в двоичный счетчик 4 выполняется двоично—десятичным.
Преобразователь кодов работает следующим образом.
В исходном состоянии по входу 7 установки преобразователя подается уровень О”, а входной счетчик 4 находится или в нулевом состоянии, или максимально заполнен, поскольку в этих случаях на выходах дешифратора 6 нулевого состояния или дешифратора 16 максимального значения — уровень О который, поступая через элемент И 15 на входы запрета генераторов 1 и 2, запрещает их работу.
Цикл преобразования начинается с момента подачи по входу 7 положительного импульса, который поступая на вход установки двоичного счетчика 5, устанавливает, его.в нелувое состояние, а по входу Записи входного счетчика 4 производит в него запись преобразуемого числа, находящегося на информационных входах 8 Преобразователя. Одновременно, этот же импульс, инвертированный элементом НЕ 12, поступает на С-вход триггера 18 и, далее, через элемент И. 15 т на входы запрета генераторов 1 и 2, работа которых запрещается на время длительности данного отрицательного импульса. Это необходимо ввиду того, что после записи в счетчик 4 преобразуемого числа, отличного от нулевого и максимального, на выходах дешифраторов 6 и 16 появляется высокий (единичный) потенциал.
В то же время, на первые входы схемы 17 сравнения подается число, записанное в счетчик 4, а на вторые входы схемы 17 поступает двоичный код с шифратора 10. Выбор кода шифратора 10 определяется построением схемы 17 сравнения: или его выходом является сигнал Больше или сигнал Равно. Выходной код, формируемый шифратором 10, соответствует половине максимального значения преобразуемой величины. Схема 17 сравнения определяет больше или меньше половины максимального числа-код, подлежащий преобразованию.
При преобразовании двоично-десятичного кода, в котором используются первые десять комбинаций, при выходе Больше в шифраторе формируется постоянный код 0100, а при выходе Равно схемы 17 — код 0101, При преобразовании угловых величин шифратор 10 формирует число, соответствующее 180°. Таким образом, с помощью схемы 17 сравнения кодов определяется степень заполнения счетчика преобразуемым числом, в результате чего производится или максимальное его заполнение, или полное обнуление.
Если на выходе схемы 17 сравнения появляется единичный потенциал, то положительным перепадом отрицательного импульса с выхода элемента НЕ 12 в триггер записывается 1, которая с его выхода поступает на вход коммутатора 20, задавая суммирующий режим работы счетчика 4, Одновременно тот же сигнал, поступая на управляющий вход мультиплексора 19, передает на-выходы 9 преобразователя инверсные разрядные выходы счетчика •5. . . '
Если выходными кодами шифратора 3 задать частоты генераторов 1 и 2 такими, чтобы их отношение было отратно пропорционально отношению весов единиц младших разрядов входного 4 и двоичного 5 счетчиков, соответственно, с возможно большей точностью, то в момент окончания преобра зования на выходах 9 преобразователя зафиксируется двоичный код числа, соответствующий входному (например.
двоично—десятичному) коду этого же числа.
Момент окончания преобразования определяется максимальным заполнени- , ем счетчика 4, при котором дешифратор 16 через элемент И 15 по разрешающим входам прекращает генерацию генераторов 1 и 2.
Если в результате сравнения на 1 выходе схемы 17 появляется нулевой потенциал, то в триггер записывается О, который, в конечном итоге, задает вычитающий режим работы счетчику 4. Мультиплексор 19 коммутируем , на выходы 9 преобразователя прямые разрядные выходы счетчика 5. Момент окончания преобразования определяется в этом случае обнулением счетчика 4, при котором дешифратор 6 через элемент И 15 запрещает работу генераторов 1 и 2.
Claims (1)
- Формула#изобретенияПреобразователь кодов, содержащий первый и второй управляемые генераторы импульсов, первый шифратор, входной и двоичный счетчики, дешифратор нулевого состояния, триггер, коммутатор, управляющий- вход которого соединен с выходом триггера, информационный вход соединен с выходом первого управляемого генератора импульсов, а первый и второй выходы коммутатора соединены соответственно с входами инкремента и декремента ^входного счетчика, разрядные входы которого соединены с информационными входами преобразователя, вход •установки которого соединен с входом сброса двоичного счетчика и входом синхронизации входного счетчика, выходы которого соединены с входами дешифратора нулевого состояния, первые и вторые выходы первого шифратора соединены с управлящими входами первого и второго управляемых генераторов импульсов соответственно, отличающийся тем, что, с целью расширения класса решаемых задач за счет обеспечения возможности масштабирования кодов, в него включены второй шифратор, схема сравнения, дешифратор максимального зна5 чения, мультиплексор, элемент И и элемент НЕ, вход которого соединен с входом установки преобразователя, а выход соединен с синхровходом триггера и первым входом элемента И, второй и третий входы которого соединены соответственно с выходами дешифратора нулевого состояния и максимального значения, а выход элемента И соединен с входами запрета первого и второго управляемых генераторов импульсов, выходы входного счетчика соединены с входами дешифратора максимального значения и первыми входа-’ ми схемы сравнения, вторые входы которой соединены с выходами второго шифратора, а выход схемы сравнения соединен с Ώ-входом триггера, выход которого соединен с управляющим входом мультиплексора, первая и вторая группы входов которого соединены соответственно с прямым и инверсными, выходами двоичного счетчика, счетный вход которого соединен с выходом управляемого генератора импульсов, выходы мультиплексора являются информационными выходами преобразователя.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874252429A SU1487195A1 (ru) | 1987-05-29 | 1987-05-29 | Пpeoбpaзobateль koдob |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874252429A SU1487195A1 (ru) | 1987-05-29 | 1987-05-29 | Пpeoбpaзobateль koдob |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1487195A1 true SU1487195A1 (ru) | 1989-06-15 |
Family
ID=21307150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874252429A SU1487195A1 (ru) | 1987-05-29 | 1987-05-29 | Пpeoбpaзobateль koдob |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1487195A1 (ru) |
-
1987
- 1987-05-29 SU SU874252429A patent/SU1487195A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1487195A1 (ru) | Пpeoбpaзobateль koдob | |
US4400692A (en) | Method for periodic digital to analog conversion | |
SU615487A1 (ru) | Устройство дл воспроизведени функций | |
SU1007081A1 (ru) | Устройство дл преобразовани временных интервалов в код | |
SU1267618A1 (ru) | Адаптивный многоканальный след щий преобразователь аналог-код | |
SU1363460A1 (ru) | Устройство дл аналого-цифрового преобразоввани | |
SU1734213A1 (ru) | Устройство дл регистрации ошибки | |
SU943704A1 (ru) | Преобразователь двоичного кода в число-импульсный код | |
SU758510A1 (ru) | Аналого-цифровой преобразователь | |
SU570025A1 (ru) | Устройство преобразовани частоты импульсов | |
RU2020749C1 (ru) | Аналого-цифровой преобразователь поразрядного сравнения | |
SU959120A1 (ru) | Преобразователь угол-код | |
SU1640827A1 (ru) | Устройство дл преобразовани последовательного кода | |
SU1221657A2 (ru) | Устройство дл ввода информации | |
SU390546A1 (ru) | Всесоюзная i | |
SU798913A1 (ru) | Устройство дл ввода информации | |
SU1221755A1 (ru) | Устройство цифроаналогового преобразовани | |
SU843218A1 (ru) | Преобразователь цифровой код-временнойиНТЕРВАл | |
SU690475A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код градусов и минут | |
SU526909A1 (ru) | Устройство дл моделировани марковских процессов | |
SU1566486A1 (ru) | Преобразователь кодов с иррациональным положительным основанием в коды с иррациональным отрицательным основанием | |
SU508925A1 (ru) | Аналого-цифровой преобразователь | |
SU906011A1 (ru) | Устройство дл контрол достоверности передачи информации квазитроичным кодом | |
SU1216652A1 (ru) | Регистратор | |
SU1242831A1 (ru) | Цифровой акселерометр |