SU930706A2 - Устройство дл регистрации отказов в дискретных каналах св зи - Google Patents

Устройство дл регистрации отказов в дискретных каналах св зи Download PDF

Info

Publication number
SU930706A2
SU930706A2 SU802993281A SU2993281A SU930706A2 SU 930706 A2 SU930706 A2 SU 930706A2 SU 802993281 A SU802993281 A SU 802993281A SU 2993281 A SU2993281 A SU 2993281A SU 930706 A2 SU930706 A2 SU 930706A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
key
input
trigger
shift register
Prior art date
Application number
SU802993281A
Other languages
English (en)
Inventor
Валерий Николаевич Пряхин
Людмила Васильевна Молотова
Original Assignee
Войсковая часть 60130
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая часть 60130 filed Critical Войсковая часть 60130
Priority to SU802993281A priority Critical patent/SU930706A2/ru
Application granted granted Critical
Publication of SU930706A2 publication Critical patent/SU930706A2/ru

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Description

- I .
4
Изобретение относитс  к технике электросв зи и может использоватьс  .в аппаратуре контрол  качества дискретного канала св зи.
По основному авт.св. f 7бЭ7 9 известно устройство дл  регистрации отказов в дискретных каналах св зи, содержащее декодер., подключенный ко входу регистра сдвига, к соответствующим выходам которого подключены два элемента ИЛИ, выходы которых подключены к элементу И, выход элемента И через элемент НЕ подключен к блоку отображени , генератор цикловых импульсов, подключенный к регистру сдвига и декодеру, управл ющий выход которого подключен к входу элемента НЕ i lj .
Однако известное устройство имеет низкую точность.
Цель изобретени  - повышение точности путем регистрации длительности отказов.
Поставленна  цель достигаетс  тем, что в известное устрюйство дл  регистрации отказов в дискретных каналах св зи, введены анализатор длительности отказа, три ключа, дополнительный элемент И, инвертор и триггер, при этом выход элемента НЕ подключен к одному из входов дополнительного элемента И и входу единица триггера, вход нуль кото10 рого соединен с выходом первого ключа , один из входов которого соединен с соответствующим входом второго элемента ИЛИ, другой вход первого ключа соединен с выходом дополнительIS ного элемента И, другой вход которого соединен с выходом триггера, через инвертор - с одним из входов второго ключа, другой вход которого соединен с соответствующим выходом

Claims (1)

  1. 20 регистра сдвига, выход триггера под .ключен к одному из входов третьего ключа. Другой вход которого соединен с выходом генератора цикловнх импульсов , а выход - подключен к входу анализатора длительности отказа . На чертеже дана структурна  элект рическа  схема npe nokeHHoro устройства . Устройство дл  регистраЦ|Ии отказов в дискретных каналах св зи содер жит декодер 1, регистр 2 сдвига, генератор 3 цикловых импульсов, пароли « и второй 5 элементы ИЛИ, элемент И 6j элемент НЕ 7, блок 8 отображени , первый 9, второй 10 и третий И, ключи 9-11, анализатор 12 длительности отказа, дополнительный элемент И 13, инвертор Н, триггер 15 запрета. Устройство работает следующим образом . При перерыве св зи, т.е. при по влении в регистре сдвига (п-1) ну ,лей, изменившийс  потенциал с вЫхода элемента НЕ 7 переводит триггер запрета в состо ние 1. При этом сигнал с выхода триггера запрета открывает третий ключ 11, разреша  поступление цикловых импульсов на анализатор длительности отказа, через инвертор Т закрывает второй клю 10, прекраща  тем самым поступление сигналов ошибок выхода регистра сдви га на выход устройства, поступает на вход элемента И 6. В момент окончани  перерыва при по влении в первых разр дах регистра сдвига двух единиц на выходе элемента НЕ восстанавливаетс -исходный потенциал, при этом на выходе эле мента И по вл етс  потенциал, который открывает первым ключ Э- В момент когда перва  из двух единиц достигнет последнего разр да регистра сдвига , через открытый первый ключ 9, изменившийс  потенциал поступает на вход триггера запрета и возвращает его в исходное состо ние. При этом сигнал с выхода триггера запрета закрывает третий ключ 11, фиксиру  окончание перерыва св зи, и через инвертор открывает второй ключ 10, обеспечива  поступление сигналов ошибок на выход устройства (дл  фиксации количества ошибок вне перерывов св зи). Врем  нахождени  триггера запрета в состо нии 1 точно определ ет реальную длительность перерыва св зи. Таким образом, предлагаемое устройство по сравнению с известным, обеспечивает повышение точности и достоверности контрол  за счет точной оценки длительности перерывов св зи, а также контрол  состо ни  каналов св зи в период отсутстви  перерыва . Формула изобретени  Устройство дл  регистрации отказов в дискретных каналах св зи по авт.св. № , отличаю-. 1д е е с   тем, что, с целью повышени  точности путем регистрации длительности отказов, введены анализатор длительности отказа, три ключа, дополнительный элемент И, инвертор и триггер, при этом выход элемента НЕ подключен к одному из входов дополнительного элемента Ии входу единица триггера, вход нуль которого соединен с выходом первого ключа, один из входов которого соединен с соответствующим входом второго элемента ИЛИ, другой вход первого ключа соединен с выходом дополнительного элемента И, другой-вход которого соединен с выходом триггера, через инвертор - с одним из входов второго ключа , другой вход которого соединен соответствую1иим выходом регистра сдвига, выход триггера подключен к одному из входов третьего ключа, другой вход которого соединен с выходом генератора цикловых импульсов, а выход - подключен к входу анализатора длительности отказа. 1. Авторское свидетельство СССР N , кл. И 04 В , 1978.
SU802993281A 1980-10-10 1980-10-10 Устройство дл регистрации отказов в дискретных каналах св зи SU930706A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802993281A SU930706A2 (ru) 1980-10-10 1980-10-10 Устройство дл регистрации отказов в дискретных каналах св зи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802993281A SU930706A2 (ru) 1980-10-10 1980-10-10 Устройство дл регистрации отказов в дискретных каналах св зи

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU769749A Addition SU167678A1 (ru) Регулирующее и запоминающее устройство

Publications (1)

Publication Number Publication Date
SU930706A2 true SU930706A2 (ru) 1982-05-23

Family

ID=20922005

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802993281A SU930706A2 (ru) 1980-10-10 1980-10-10 Устройство дл регистрации отказов в дискретных каналах св зи

Country Status (1)

Country Link
SU (1) SU930706A2 (ru)

Similar Documents

Publication Publication Date Title
SU930706A2 (ru) Устройство дл регистрации отказов в дискретных каналах св зи
SU769749A1 (ru) Устройство дл регистрации отказов в дискретных каналах св зи
SU1485387A1 (ru) Устройство для измерения экстремумов временных интервалов
SU1177920A1 (ru) Устройство дл измерени коэффициента ошибок в цифровых системах передачи
SU1509902A2 (ru) Устройство дл обнаружени ошибок при передаче кодов
SU974597A2 (ru) Устройство дл обнаружени и регистрации ошибок дискретного канала св зи
RU2013030C1 (ru) Устройство для контроля неравномерности частотной характеристики чувствительности микрофона
SU1092487A1 (ru) Устройство дл ввода информации (его варианты)
SU970459A1 (ru) Устройство дл контрол записи информации в накопитель с подвижным носителем
SU1365003A1 (ru) Измерительное устройство
SU1539999A2 (ru) Устройство автоматической подстройки частоты
SU1444776A1 (ru) Сигнатурный анализатор
SU926777A2 (ru) Устройство дл контрол качества дискретных каналов св зи
SU862375A1 (ru) Устройство дл обнаружени и регистрации ошибок дискретного канала св зи
SU1159061A2 (ru) Устройство цифровой магнитной записи
SU1417213A2 (ru) Кроссовый квазиэлектронный коммутатор каналов св зи с дистанционным управлением
SU434609A1 (ru) Устройство контроля тактовой синхронизации
SU1238248A2 (ru) Устройство дл телеконтрол регенераторов систем св зи
SU640344A1 (ru) Генератор псевдослучайных последовательностей импульсов
SU1001171A1 (ru) Устройство дл контрол канала цифровой магнитной записи-воспроизведени
SU788399A1 (ru) Устройство дл контрол качества канала св зи
SU760463A1 (ru) Устройство для измерения характеристик дискретного канала связи 1
SU363201A1 (ru) Библиотека
SU1622857A1 (ru) Устройство дл контрол электронных схем
SU985963A1 (ru) Устройство дл автоматического определени коэффициента ошибок