SU928342A1 - Device for sorting numbers - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в специализированных вычислительных машинах и устройствах , обработки данных.The invention relates to automation and computing and can be used in specialized computing machines and data processing devices.

Известно устройство дл  сортировки mn-разр дных чисел, содержащее m регистров, выходы каждого из которых сое 1инены со входами схем сравнени , другие входы которых подключены .к выходам регистра результата, выхо;цы схем сравнени  соединены через переключатели со входами элемента ИЛИ, клапаны и триггер, узлы запрета Ц .A device for sorting mn-bit numbers is known, containing m registers, the outputs of each of which are connected to the inputs of the comparison circuits, the other inputs of which are connected to the outputs of the result register, the outputs of the comparison circuits are connected via switches to the inputs of the OR element, valves and trigger, prohibition nodes

Недостаток этого устройства низкое быстродействие.The disadvantage of this device is low speed.

. Наиболее близким по технической сущности к пре.цлагаемому  вл етс  устройство, содержащее m регистров, регистр результата, клапаны, узлы запрюта, элемент ИЛИ, триггер и временной распределитель, причем выходы регистров подключены ко входам схем сравнени , другие входы которых соединены с выходами регистра результата, а выходы схем сравнени  - с узлами запрета и входами элемента И.ПИ .. The closest in technical essence to the precedent is a device containing m registers, a result register, valves, nodes are locked, an OR element, a trigger and a time distributor, the outputs of the registers being connected to the inputs of the comparison circuits, the other inputs of which are connected to the outputs of the result register , and the outputs of the comparison circuits - with the nodes of the prohibition and the inputs of the element I.PI.

Недостатками этого устройства  вл ютс  значительные аппаратурные затраты. .The disadvantages of this device are significant hardware costs. .

Цель изобретени  - упрощение устройств..The purpose of the invention is to simplify the devices.

Дл  достижени  цели в устройстве дл  сортировки чисел, содержащем регистрал, схемы сравнени , элементы И, элементы запрета, регистр резуль10 тата, распределитель импульсов, причем выходы каждого i-ro регистра, где i - 1,2,...,п, соединены со входами первой группы входов 1-ой схемы сравнени , первыйвыход кото15 рой соединен со входом управлени  i-ro элемента запрета, выход каждого из которых подключен к первому входу i-ro элемента И, выход которого соединен со входом управлени  To achieve the goal, in the device for sorting numbers containing a register, comparison schemes, AND elements, prohibition elements, result register, pulse distributor, the outputs of each i-ro register, where i is 1,2, ..., n, are connected with the inputs of the first group of inputs of the 1st comparison circuit, the first output of which is connected to the control input of the i-ro prohibition element, the output of each of which is connected to the first input of the i-ro element I, the output of which is connected to the control input

20 i-ой схемы сравнени , вход опроса устройства подк.пючён ко вторым вхо .,дам элементов И, вход тактовых .сиг;лалов устройства соединен со входом распределител  импульсов, выхо.ды 20 of the i-th comparison circuit, the polling input of the device is connected to the second input., I will give the elements I, the clock input of the signal; the device’s signal is connected to the input of the pulse distributor, the output

25 которого подк.пючены ко входам управлени  установкой разр дов регистра результата, выхо.С1ы которых соединены со входом второй группы схем сравнени , первый и второй входы управлени  устройства подключены к первым и вторым информационным входам соответственно элементов запрета, вхо записи устройства соединен со входами установки в единичное состо ние разр дов регистра результата, второй выход каждой i-ой схемы срав нени  соединен с 1-ым входом (1+1)элемента И, выход которого подключен ко входам .установки в нулевое состо ние разр дов регистра результата , вход записи результата ус.троД ства соединен с ( входом (i+1)-го элемента И. На чертеже приведена функциональ на  схема предлагаемого устройства. Устройство содержит регистры li,l2./...rlnf схемы сравнени  2,,,.,2r,, регистр результата 3, распределитель импульсов 4, элементы запрета 5i ,5г, .,.,5h элементы И б,б2,.../бп элемент И 7, вход записи устройства 8, вход тактовых сигналов 9, входы управлени  устрой ства 10 и 11, вход опроса устройства 12, вход записи результатов 13. Устройство работает следующим образом. В регистры 1 занос тс  числа, подлежащие сортировке, регистр результата 3 устанавливаетс  в нулево состо ние, а временной распределитель 4 - в исходное состо ние (цепи занесени  информации в регистры 1, установки в нулевое состо ние регистра результата 8, а также установки в исходное состо ние распреде лител  4 (не показаны) . на вход управлени  устройства 11 подаетс  сигнал перевод щий все элементы запрета 5 в такое состо ние, что элементы 6 оказываютс  открытыми. После проведени  этих операций устройство готово к работе. На вход тактовых сигналов устройства 9 пода етс  первый тактовый сигнал, по которому на первом выходе распределител  4 по вл етс  сигнал. Он проходит на управл ющий «вход старшего разр дарегистра результата 3, разреша  запись в него информации. Затем на вход записи устройства 8 подаетс  сигнал, по которому в старши разр д регистра результата 3 заноситс  единица. После этого сигнал подаетс  на вход опроса устройства 12. Онпроходит на управл ющие вход схем сравнени  2 через открытые эле менты 6. Схемы сравнени  2 осуществл ют сравнение чисел, наход щихс  в соответствующих регистрах 1, с числом, наход щимс  в регистре результата 3. Если число в каком-либо регистре 1 меньше числа, наход щегос  в регистре результата 3, то на выходе меньше соответствующей схемы сравнени  2 по вл етс  сигнал если числа равны, то сигнеш по вл етс  на выходе равно. Сигналы, по вл ющиес  на выходах равно схем сравнени  2, не оказывают воздействие на элементы запрета 5, так как сигнал на запрещгиощие входы не подан. Затем подаетс  сигнал на вход устройства 13. Если на выходах меньше всех схем сравнени  2 присутствует сигнал, то он по вл етс  на выходе элемента И 7 и проводит на нулевой вход старшего разр да регистра 3. Таким образом, если, все сортируемые числа меньше числа, записанного в регистре результата,то в его старший разр д записываетс  нуль. После этого на вход устройства 9 подаетс  второй тактовый сигнал и устройство работает так же, как в первом такте. К концу в.торого такта работы устройства во втором разр де регистра результата записываетс  нуль, если все сортируемые числа меньше числа, сф.ормированнрго в начале второго такта, в противном случае - единица. После окончани  п тактов в регистре результата 3 сформируетс  максимальное из хран щихс  в регистрах 1 чисел. В (п+1) такте распределитель 4 по сигналу на входе тактовых сигналов устройства 9 переводитс  в исходное состо ние, при котором сигналы на его выходах отсутствуют . На вход устройства 10 по-даетс  сигнал, которий проходит на управл ющие входы узлов запрета 5, затем подаетс  сигнал на вход опроса устройства 12, который поступает ца управл ющие входы всех схем срав нени  2, но по вл етс  на выходах равно только тех схем сравнени  3, где в принадлежащих им регистрах 1 записаны числа, равные числу, сформированному в регистре результата 3. Соответствующие этим схемам сравнени  элементы запрета 5 перевод тс  в такое состо ние, что соединенные с ним клапаны закрываютс . Таким образом регистры 1, в которых записано максимальное число, в дальнейшей работе участи  не принимают. После этого содержимое регистра ре-зультата 3 выбираетс  и он переводитс  в нулевое состо ние. Затем на вход тактовых сигналов устройства 9 подаетс  очередной так товый сигнал и устройство начинает формировать максимальное число из оставшихс . Работа устройства циклически повтор етс  до тех пор, пока не-отсортир потс  все числа, наход i ec  в регистрах 1, в пор дке их убывани . Дл  сортировки чисел в пор дке их возрастани  необходимо в регистры 1 записать инверсные коды сортируемых чисел и инвертировать коды, считываемые с регистра результата 3. 25 of which are connected to the control inputs of the installation of the result register bits, the output of which is connected to the input of the second group of comparison circuits, the first and second control inputs of the device are connected to the first and second information inputs of the prohibition elements, the recording device's input is connected to the installation inputs in the unit state of the result register bits, the second output of each i-th comparison circuit is connected to the 1st input (1 + 1) of the AND element, the output of which is connected to the inputs of the setting to the zero state of the bits register of the result, the input of the record of the result of the procedure is connected to (the input of the (i + 1) -th element I. The drawing shows the functionality of the circuit of the proposed device. The device contains the registers li, l2. / ... rlnf of the comparison circuit 2 ,, ,., 2r ,, result register 3, pulse distributor 4, prohibition elements 5i, 5g,.,., 5h elements AND b, b2, ... / bp element AND 7, recording input of device 8, input of clock signals 9, the control inputs of the device 10 and 11, the polling input of the device 12, the recording output of the results 13. The device operates as follows. Numbers to be sorted are put into registers 1, result register 3 is set to the zero state, and time distributor 4 is reset to the initial state (the information supply chain in registers 1, set to zero state of result register 8, and also set to initial the state of the distributor 4 (not shown). The control input of the device 11 is given a signal which translates all elements of the prohibition 5 into such a state that the elements 6 are open. After these operations, the device is ready for operation. The first clock signal is sent by the device 9, which receives a signal at the first output of the distributor 4. It passes to the control "higher-order input of the result 3, allowing information to be written to it. Then a signal is sent to the recording input of the device 8 which, in the high-order bit of result register 3, is entered 1. Then the signal is fed to the polling input of device 12. It passes to the control input of comparison circuits 2 through open elements 6. Comparison circuits 2 perform comparison of numbers corresponding to There are 1 registers, with the number in the result register 3. If the number in any register 1 is less than the number in result register 3, then the output less than the corresponding comparison circuit 2 appears if the numbers are equal, then the signal appears at the output is. The signals appearing at the outputs as well as the comparison circuits 2 do not affect the elements of prohibition 5, since the signal to the prohibitive inputs is not applied. A signal is then given to the input of the device 13. If a signal is present at the outputs of all comparison circuits 2, it appears at the output of the AND 7 element and conducts to the zero input of the high bit of register 3. Thus, if all the sorted numbers are less than written in the result register, then zero is written to its most significant bit. Thereafter, a second clock signal is applied to the input of the device 9 and the device operates in the same manner as in the first clock cycle. By the end of the second cycle of operation of the device, zero is written in the second digit of the result register, if all the sorted numbers are less than the number that is normalized at the beginning of the second cycle, otherwise it is one. After the termination of the n clock cycles in the result register 3, the maximum number 1 stored in the registers is generated. In the (n + 1) clock cycle, the distributor 4 is transferred to the initial state in which the signals at its outputs are absent according to the signal at the input of the clock signals of the device 9. A signal is sent to the input of the device 10, which passes to the control inputs of the prohibition nodes 5, then a signal is sent to the input of the interrogation of the device 12, which receives the control inputs of all circuits of comparison 2, but only those circuits appear at the outputs Comparison 3, where the registers belonging to them 1 contain numbers equal to the number formed in the result register 3. The elements of the prohibition 5 corresponding to these comparison schemes are put into such a state that the valves connected to it are closed. Thus, registers 1, in which the maximum number is written, are not taken in further work. Thereafter, the contents of the result register 3 is selected and it is transferred to the zero state. Then, the next so-called signal is fed to the input of the clock signals of the device 9 and the device begins to form the maximum number of remaining ones. The operation of the device is cyclically repeated until all the numbers found i ec in registers 1, in order of decreasing, are non-sorted. To sort the numbers in order of their increase, it is necessary to write the inverse codes of the sorted numbers into registers 1 and invert the codes read from the result register 3.

Использование предлагаемого устройства позвол ет сократить аппаратурные затраты на один триггер и элемент И.The use of the proposed device allows reducing the hardware costs for one trigger and element I.

Claims (2)

1.Авторское свидетельство СССР № 263277, кл. G 06 F 7/00, 1956.1. USSR author's certificate number 263277, cl. G 06 F 7/00, 1956. 2.Авторское свидетельство СССР 687810, кл. G 06 F 7/08, (прототип).2. Authors certificate of the USSR 687810, cl. G 06 F 7/08, (prototype). 2525