SU928342A1 - Устройство дл сортировки чисел - Google Patents
Устройство дл сортировки чисел Download PDFInfo
- Publication number
- SU928342A1 SU928342A1 SU802916946A SU2916946A SU928342A1 SU 928342 A1 SU928342 A1 SU 928342A1 SU 802916946 A SU802916946 A SU 802916946A SU 2916946 A SU2916946 A SU 2916946A SU 928342 A1 SU928342 A1 SU 928342A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- inputs
- signal
- result register
- numbers
- Prior art date
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в специализированных вычислительных машинах и устройствах , обработки данных.
Известно устройство дл сортировки mn-разр дных чисел, содержащее m регистров, выходы каждого из которых сое 1инены со входами схем сравнени , другие входы которых подключены .к выходам регистра результата, выхо;цы схем сравнени соединены через переключатели со входами элемента ИЛИ, клапаны и триггер, узлы запрета Ц .
Недостаток этого устройства низкое быстродействие.
. Наиболее близким по технической сущности к пре.цлагаемому вл етс устройство, содержащее m регистров, регистр результата, клапаны, узлы запрюта, элемент ИЛИ, триггер и временной распределитель, причем выходы регистров подключены ко входам схем сравнени , другие входы которых соединены с выходами регистра результата, а выходы схем сравнени - с узлами запрета и входами элемента И.ПИ .
Недостатками этого устройства вл ютс значительные аппаратурные затраты. .
Цель изобретени - упрощение устройств..
Дл достижени цели в устройстве дл сортировки чисел, содержащем регистрал, схемы сравнени , элементы И, элементы запрета, регистр резуль10 тата, распределитель импульсов, причем выходы каждого i-ro регистра, где i - 1,2,...,п, соединены со входами первой группы входов 1-ой схемы сравнени , первыйвыход кото15 рой соединен со входом управлени i-ro элемента запрета, выход каждого из которых подключен к первому входу i-ro элемента И, выход которого соединен со входом управлени
20 i-ой схемы сравнени , вход опроса устройства подк.пючён ко вторым вхо .,дам элементов И, вход тактовых .сиг;лалов устройства соединен со входом распределител импульсов, выхо.ды
25 которого подк.пючены ко входам управлени установкой разр дов регистра результата, выхо.С1ы которых соединены со входом второй группы схем сравнени , первый и второй входы управлени устройства подключены к первым и вторым информационным входам соответственно элементов запрета, вхо записи устройства соединен со входами установки в единичное состо ние разр дов регистра результата, второй выход каждой i-ой схемы срав нени соединен с 1-ым входом (1+1)элемента И, выход которого подключен ко входам .установки в нулевое состо ние разр дов регистра результата , вход записи результата ус.троД ства соединен с ( входом (i+1)-го элемента И. На чертеже приведена функциональ на схема предлагаемого устройства. Устройство содержит регистры li,l2./...rlnf схемы сравнени 2,,,.,2r,, регистр результата 3, распределитель импульсов 4, элементы запрета 5i ,5г, .,.,5h элементы И б,б2,.../бп элемент И 7, вход записи устройства 8, вход тактовых сигналов 9, входы управлени устрой ства 10 и 11, вход опроса устройства 12, вход записи результатов 13. Устройство работает следующим образом. В регистры 1 занос тс числа, подлежащие сортировке, регистр результата 3 устанавливаетс в нулево состо ние, а временной распределитель 4 - в исходное состо ние (цепи занесени информации в регистры 1, установки в нулевое состо ние регистра результата 8, а также установки в исходное состо ние распреде лител 4 (не показаны) . на вход управлени устройства 11 подаетс сигнал перевод щий все элементы запрета 5 в такое состо ние, что элементы 6 оказываютс открытыми. После проведени этих операций устройство готово к работе. На вход тактовых сигналов устройства 9 пода етс первый тактовый сигнал, по которому на первом выходе распределител 4 по вл етс сигнал. Он проходит на управл ющий «вход старшего разр дарегистра результата 3, разреша запись в него информации. Затем на вход записи устройства 8 подаетс сигнал, по которому в старши разр д регистра результата 3 заноситс единица. После этого сигнал подаетс на вход опроса устройства 12. Онпроходит на управл ющие вход схем сравнени 2 через открытые эле менты 6. Схемы сравнени 2 осуществл ют сравнение чисел, наход щихс в соответствующих регистрах 1, с числом, наход щимс в регистре результата 3. Если число в каком-либо регистре 1 меньше числа, наход щегос в регистре результата 3, то на выходе меньше соответствующей схемы сравнени 2 по вл етс сигнал если числа равны, то сигнеш по вл етс на выходе равно. Сигналы, по вл ющиес на выходах равно схем сравнени 2, не оказывают воздействие на элементы запрета 5, так как сигнал на запрещгиощие входы не подан. Затем подаетс сигнал на вход устройства 13. Если на выходах меньше всех схем сравнени 2 присутствует сигнал, то он по вл етс на выходе элемента И 7 и проводит на нулевой вход старшего разр да регистра 3. Таким образом, если, все сортируемые числа меньше числа, записанного в регистре результата,то в его старший разр д записываетс нуль. После этого на вход устройства 9 подаетс второй тактовый сигнал и устройство работает так же, как в первом такте. К концу в.торого такта работы устройства во втором разр де регистра результата записываетс нуль, если все сортируемые числа меньше числа, сф.ормированнрго в начале второго такта, в противном случае - единица. После окончани п тактов в регистре результата 3 сформируетс максимальное из хран щихс в регистрах 1 чисел. В (п+1) такте распределитель 4 по сигналу на входе тактовых сигналов устройства 9 переводитс в исходное состо ние, при котором сигналы на его выходах отсутствуют . На вход устройства 10 по-даетс сигнал, которий проходит на управл ющие входы узлов запрета 5, затем подаетс сигнал на вход опроса устройства 12, который поступает ца управл ющие входы всех схем срав нени 2, но по вл етс на выходах равно только тех схем сравнени 3, где в принадлежащих им регистрах 1 записаны числа, равные числу, сформированному в регистре результата 3. Соответствующие этим схемам сравнени элементы запрета 5 перевод тс в такое состо ние, что соединенные с ним клапаны закрываютс . Таким образом регистры 1, в которых записано максимальное число, в дальнейшей работе участи не принимают. После этого содержимое регистра ре-зультата 3 выбираетс и он переводитс в нулевое состо ние. Затем на вход тактовых сигналов устройства 9 подаетс очередной так товый сигнал и устройство начинает формировать максимальное число из оставшихс . Работа устройства циклически повтор етс до тех пор, пока не-отсортир потс все числа, наход i ec в регистрах 1, в пор дке их убывани . Дл сортировки чисел в пор дке их возрастани необходимо в регистры 1 записать инверсные коды сортируемых чисел и инвертировать коды, считываемые с регистра результата 3.
Использование предлагаемого устройства позвол ет сократить аппаратурные затраты на один триггер и элемент И.
Claims (2)
1.Авторское свидетельство СССР № 263277, кл. G 06 F 7/00, 1956.
2.Авторское свидетельство СССР 687810, кл. G 06 F 7/08, (прототип).
25
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802916946A SU928342A1 (ru) | 1980-04-25 | 1980-04-25 | Устройство дл сортировки чисел |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802916946A SU928342A1 (ru) | 1980-04-25 | 1980-04-25 | Устройство дл сортировки чисел |
Publications (1)
Publication Number | Publication Date |
---|---|
SU928342A1 true SU928342A1 (ru) | 1982-05-15 |
Family
ID=20892626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802916946A SU928342A1 (ru) | 1980-04-25 | 1980-04-25 | Устройство дл сортировки чисел |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU928342A1 (ru) |
-
1980
- 1980-04-25 SU SU802916946A patent/SU928342A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU928342A1 (ru) | Устройство дл сортировки чисел | |
SU586452A1 (ru) | Устройство управлени вводом-выводом | |
SU1034188A1 (ru) | Пороговый элемент (его варианты) | |
SU1368978A2 (ru) | Пороговый элемент | |
SU840887A1 (ru) | Устройство дл определени экстремальныхчиСЕл | |
SU1043633A1 (ru) | Устройство дл сравнени чисел | |
SU767766A1 (ru) | Устройство дл определени четности информации | |
SU610107A1 (ru) | Устройство дл сортировки двоичных чисел | |
SU987616A1 (ru) | Устройство дл последовательного выделени единиц из @ -разр дного двоичного кода | |
SU1411740A1 (ru) | Устройство дл вычислени экспоненциальной функции | |
SU911510A1 (ru) | Устройство дл определени максимального числа | |
SU943731A1 (ru) | Устройство дл анализа последовательных кодов | |
SU968804A1 (ru) | Устройство дл определени экстремальных чисел | |
SU943707A1 (ru) | Устройство дл сортировки чисел | |
SU1107118A1 (ru) | Устройство дл сортировки чисел | |
SU1649533A1 (ru) | Устройство дл сортировки чисел | |
SU1262519A1 (ru) | Устройство дл логической обработки информации | |
SU1112362A1 (ru) | Устройство дл сортировки чисел | |
SU1288705A1 (ru) | Устройство дл распределени ресурсов пам ти в вычислительном комплексе | |
SU1653154A1 (ru) | Делитель частоты | |
SU1201855A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1278811A1 (ru) | Устройство дл ситуационного управлени | |
SU494745A1 (ru) | Устройство дл синтеза многотактной схемы | |
SU976438A1 (ru) | Устройство дл определени длины строки символов | |
SU1339562A1 (ru) | Устройство дл ассоциативной загрузки данных |