SU1112362A1 - Device for sorting numbers - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СОРТИРОВКИ ЧИСЕЛ, содержащее (т-1) узлов сравнени , где m - количество чисел сортируемого массива, причем каждый узел сравнени  содержит схему сравнени , коммутатор и регистр, выходы разр дов которого соединены с информационными входами первой группы схемы сравнени  и коммутатора, управл ющий вход которого подключен к выходу схемы сравнени , выходы коммутатора i-ro узла сравнени , где ,2,... (т-2), соединены с установочными входами регистра (i+l)-ro узла сравнени , вход задани  режима сортировки устройства подключен к управл ющим входам схем сравнени  всех узлов сравнени , отличающеес  тем, что, с целью повышени  быстродействи  и упрощени  устройства, в него введены входной и выходной регистры , два элемента И и элемент НЕ, а в каждый узел, сравнени  - элемент И, первый вход которого соединен с выходом схемы сравнени  этого узла сравнени , а выход - с входом управлени  записью регистра этрго узла сравнени , вторые входы элементов И всех узлов сравнени  подключены к входу тактовых импульсов устройства подключенному также к входам управлени  записью входного и выходного регистров, информационные входы устройства соединены с установочными входами входного регистра, выходы разр дов которого соединены с установочными входами регистра первого узла сравнени , информационными входами второй группы схем сравне (Л ни  и коммутаторов всех узлов сравнени , выходы коммутатора (m-l)-ro узла сравнени  соединены с установоч8 ными входами вькодного регистра, вход задани  режима сортировки устройства подключен к первому входу первого элемента И и через элемент НЕ - к первому входу второго элемента И, вторые входы первого Ю и второго элементов И подключены к : шине начальной установки устройства, 35 а выходы - к входам установки соотю ветственно в единичное и нулевое сое-, сто ни  регистров всех узлов сравнени .A DEVICE FOR SORTING NUMBERS containing (t − 1) comparison nodes, where m is the number of numbers of the array being sorted, each comparison node containing a comparison circuit, a switch and a register, the bit outputs of which are connected to the information inputs of the first comparison circuit group and the switch, The input of which is connected to the output of the comparison circuit, the outputs of the switch of the i-ro comparison node, where, 2, ... (t-2), are connected to the setup inputs of the register (i + l) -ro of the comparison node, the input of the device sorting mode connected to control The inputs to the comparison circuits of all the comparison nodes, characterized in that, in order to improve speed and simplify the device, the input and output registers are entered into it, two AND elements and the NOT element, and each node, the comparison is the AND element whose first input is connected with the output of the comparison circuit of this comparison node, and the output with the control input of the recording of the register of this comparative node, the second inputs of the elements AND of all the comparison nodes are also connected to the input of the clock pulses of the device connected also to the inputs of the input control the output registers, the information inputs of the device are connected to the installation inputs of the input register, the outputs of the bits of which are connected to the installation inputs of the register of the first comparison node, the information inputs of the second group of circuits compared (L and switches of all comparison nodes, switch outputs (ml) -ro comparison node connected to the installation inputs of the code register; the input of setting the device sorting mode is connected to the first input of the first AND element and through the NOT element to the first input of the second AND element, torye inputs of the first and second U elements and is connected to: initial installation bus device 35 and the outputs - to the inputs of the installation, respectively and a single zero soe- hundred audio comparison registers of all nodes.

Description

1 111 11

Изобретение относитс  к вычислительной технике и может быть использовано в специализированных устройствах обработки информации, предназначенных дл  сортировки массива данных , поступающих параллельным кодом одно за другим в реальном масштабе времени.The invention relates to computing and can be used in specialized information processing devices designed to sort an array of data arriving with a parallel code one after another in real time.

В задачах, св занных с обработкой данных сейсморазведки, гидроакустики при распознавании образов необходимо производить сортировку данных . Причем, часто обработку необг ходимо производить в реальном маспггабе времени, т.е. с той же частотой, с которой поступают данные.In the tasks related to the processing of seismic data, hydroacoustics, when recognizing images, it is necessary to sort the data. Moreover, it is often necessary to perform processing in real time, i.e. with the same frequency with which data is received.

ИзйеСтно устройство дл  сортиров ки чисел, содержащее И регистров, и схем сравнени  J, регистр результата распределитель импульсов, о элементов запрета, (п + 1) элементов И l.A device for sorting numbers, containing both registers and comparison circuits J, the result register of a pulse distributor, prohibition elements, (n + 1) elements And l.

Дл  сортировки П чисел в описанном устройстве необходимо произвести запись в регистры, а затем вьшолнить Ц циклов, в каждом из которых выполн етс  In тактов (т-разр дность данных ) .To sort the P numbers in the described device, it is necessary to write to the registers, and then execute C cycles, each of which executes In ticks (t-bit data).

Недостаток устройства - низкоеThe disadvantage of the device is low

быстродействие.speed.

I....I ....

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство дл  сортировки чисел, содержащее .т  чеек, где m -количество чисел в выходном множестве, причем кажда   чейка содержит элемент сравнени  и приемный регистр, выходы разр дов которого соединены с первой группой информационных входов элемента сравнени , кажда   чейка содержит коммутатор и регистр результата, причем выходы регистра результата соединены с второй группой информационных входов элемента сравнени  и первой группой информационнов входов коммутатора,установочные входы приемного регистра  вл ютс  информационными входами  чейки, а выходы разр дов приемного регистра соединены с установочными входами регистра результата и с второй группой информационных входов коммутатора; а выходы коммутатора  вл ютс  выходами  чейки, входы установки приемного регистра и регистра ре-, зультата в исходное состо ние соединены с входом установки устройства в исходное состо ние, вход управлени  записью приемного регистра иThe closest in technical essence to the present invention is a device for sorting numbers containing. Cells, where m is the number of numbers in the output set, each cell containing a comparison element and a receiving register, the outputs of which bits are connected to the first group of information inputs of the comparison element , each cell contains a switch and a result register, with the outputs of the result register connected to the second group of information inputs of the comparison element and the first group of information inputs from the switch and, adjusting the inputs of the receiving registers are data inputs of the cell, and outputs bit rows reception register connected to the locating result register inputs and a second group of information inputs of the switch; and the switch outputs are the cell outputs, the installation inputs of the receive register and the result register, as a result, the initial state is connected to the installation input of the device to the initial state, the write control input of the receive register and

36223622

первый вход управлени  записью ре- 1 гистра результата соединены с входом тактовых сигналов устройства, выход элемента сравнени  соединен с вторым 5 входом управлени  записью регистра результата и управл ющим входом коммутатора, управл ющий вход элемента сравнени  соединен с управл ющим входом устройства, группы 0 информационных входов каждой  чейки , кроме первой, соединены с группой выходов предьщущей  чейки а группа информационных входов первой  чейки  вл етс  группой информацион5 ных входов устройства. Дл  сортировки чисел в устройстве необходимо выполнить 2) тактов. Дл  построени  устройства необходимо 2 m регистров. In схем сравнени  и HI коммутаторов 2, 0 Недостаток устройства - низкое быстродействие и большие затраты оборудовани .the first control input of the register of the result register is connected to the input of the device clock signals, the output of the comparison element is connected to the second 5 control input of the result register and the control input of the switch, the control input of the comparison element is connected to the control input of the device, group 0 information inputs each cell, except the first one, is connected to the group of outputs of the previous cell, and the group of information inputs of the first cell is a group of informational inputs of the device. To sort the numbers in the device, you must perform 2) cycles. To build a device, you need 2 m registers. In comparison circuits and HI switches 2, 0 The disadvantage of the device is low speed and high equipment costs.

Цель изобретени  - повьщ1енив бы;стродействи  и упрощение устройства.The purpose of the invention is to increase the efficiency and simplification of the device.

5 .five .

Указанна  цель достигаетс  тем,This goal is achieved by

что в устройство дл  сортировки чисел, содержащее (П1-1) узлов сравнени , где И1 - количество чисел сортируемого массива, причем каждый узел уравнени  содержит схему сравнени , коммутатор и регистр, выходы разр дов которого соединены с информационными входами первой группы схемы сравнени  и коммутатора, уп5 равл ющий вход которого подключенthat the device for sorting numbers containing (P1-1) comparison nodes, where I1 is the number of numbers of the array being sorted, each equation node contains a comparison circuit, a switch and a register, the bits of which are connected to the information inputs of the first group of the comparison circuit and the switch , the up5 equalizing input of which is connected

к выходу схемы сравнени , выходы коммутатора 1 -го узла сравнени , гдеto the output of the comparison circuit, the switch outputs of the 1st node of the comparison, where

1,2,..., (п1-2), соединены с установочными входами регистра (i+1)-ro 1,2, ..., (P1-2), connected to the setup inputs of the register (i + 1) -ro

О узла сравнени , вход задани  режима сортировки устройства подключен к управл ющим входам схем сравнени  всех узлов сравнени , введены входной и выходной регистры, два эле мента И и элемент НЕ, а в каждьй узел сравнени  - элемент И, первый вход которого соединен с выходом схемы сравнени  этого узла сравнени , а выход - с входом управлени  за0 писью регистра этого узла сравнени , вторые входы элементов И всех узлов сравнени  подключены к входу тактовых импульсов устройства, подключенному также к входам управлени  за5 писью входного и выходного регистров , информационные входы устройства соединены с установочными входами входного регистра, выходы разр дов которого соединены с устйново ными входами регистра первого узла (Сравнени , информационными входами второй группы схем сравнени  и ком мутаторов всех узлов сравнени , выходы коммутатора (П1-1)-го узла сравнени  соединены с установочными входами выходного регистра, вход за дани  режима сортировки устройства подключен к первому входу первого элемента И и через элемент НЕ к пер вому входу второго элемента И, вторые входы первого и второго элементов И подключены к шине начальной установки устройства, а вькоды - к входам установки соответственно в единичное и нулевое состо ние регистров всех узлов сравнени . На чертеже представлена схема устройства. Устройство содержит информационные входы 1, вход 2 тактовьк импуль сов, вход 3 задани  режима сортировки , шину 4 начальной установки, элемент НЕ 5, элементы И 6, и 7, входной регистр 8, выходной регист 9, (m-i) узлов 10 сравнени  (тколичество ; сортируемых чисел), при чем каждьй узел 10 сравнени  содержит элемент И 11, регистр 12 схему 13 сравнени , коммутатор 14, Устройство работает следующим образом. Перед началом сортировки уровнем сигнала на входе задани  режима сортировки 3 выставл етс  режим сор тировки по возрастанию (логическа  1) или по убыванию (логический О Импульсом положительной пол рности на входе 4 начальной установки реги ры 12 устройства устанавливаютс  в нуль (режим сортировки по убыванию ) или все разр ды регистров 12 в единицы (режим сортировки по возрас нию) . Сортируема  последовательност чисел с информационных входов 1 пос пает на входы регистра 8. В каждом такте работы в регистр 8 записывает одно из чисел этой последовательнос Информаци  с выхода регистра 8 пост пает на первые входы всех схем 13 сравнени , на вторые входы которых поступает информаци  с соответствую щих регистров 12. В режиме сортировки чисел по убы ванию при превышении содержимого регистра 8 над содержимым регистра 12 на выходе схемы 13 сравнени  формируетс  сигнал логической 1, в других случа х сигнал логического О. При работе устройства в режиме сортировки чисел по возрастанию сигнал логической Г-на выходе схемы 13 сравнени  формируетс , когда содержимое регистра 12 превьш1ает содержимое регистра 8, в остальных случа х формируетс  сигнал логическо го О. Информаци  на выходе схемы 13 сравнени  управл ет коммутатором 14. Сигнал логической 1 на управл ющем входе коммутатора 14 устанайливает его в положение, когда на его выход поступает информаци  с выходов регистра 12. Сигнал логического О на управл ющем входе коммутатора 14 устанавливает его в положение, когда на его выход поступает информаци  с выходов регистра 8. Информаци  на выходе схемы 13 сравнени  каждого узла 10 сравнени , разрешает (логическа  1) или запрещает (логический О) прохождение тактовых импульсов через элемент И 11на вход управлени  записью регист- ра 12. Рассмотрим работу устройства в ре- жиме сортировки чисел по убьгоанию. I По первому тактовому импульсу в регистр 8 записываетс  первое число, которое с его выхода поступает на первые входы всех схем 13 сравнени , на вторые входы которых поступает нуль. Если первое число не равно нулю , то на выходе всех схем 13 сравнени  формируетс  сигнал логической 1. По второму тактовому импульсу в регистр 8 записываетс  второе число из сортируемого массива, в регистр 12первого узла 10 сравнени  переписываетс  первое число из регистра 8, а в регистры 12 остальных узлов 10 сравнени  и регистр 9 записываетс  информаци  с выходов коммутаторов 13, т.е. нули. Второе число сравниваетс  с содержимым регистра 12 каждого узла 10 сравнени  и если второе число больше первого то на выходе всех схем 13 сравнени  формируетс  сигиал логической 1. Если же второе число меньше первого, то на вьпсоде схемы 13сравнени  первого узла 10 сравнени  формируетс  сигнал логического О, а на выходе схем 10 сравнени  формируетс  сигнал логической 1. По третьему тактовому импульсу происходит: запись третьего числаAbout the comparison node, the input for setting the device sorting mode is connected to the control inputs of the comparison circuits of all the comparison nodes, input and output registers are entered, two AND elements and the NOT element, and an AND element whose input is connected to the output of the circuit the comparison of this comparison node, and the output with the control input of the register of this comparison node, the second inputs of the elements AND of all the comparison nodes are connected to the input of the device clock, which is also connected to the input of the recording of the input and output of the registers, the information inputs of the device are connected to the setup inputs of the input register, the outputs of the bits of which are connected to the regular inputs of the register of the first node (Comparison, information inputs of the second group of comparison circuits and switches of all nodes of the comparison, outputs of the switch (A1-1) the comparison node is connected to the setup inputs of the output register, the input for the device sorting mode is connected to the first input of the first element AND and through the element NOT to the first input of the second element AND, the second inputs s first and second AND gates connected to the bus initial installation device and vkody - to the inputs in a single installation, respectively and the null state registers comparing all nodes. The drawing shows a diagram of the device. The device contains information inputs 1, input 2 clock pulses, input 3 set sorting mode, initial setup bus 4, element NOT 5, elements 6, and 7, input register 8, output register 9, (mi) comparison nodes 10 (number ; sorted numbers), wherein each comparison node 10 contains an element 11, a register 12 a comparison circuit 13, a switch 14, the device operates as follows. Before the start of the sorting, the signal level at the input of the assignment of the sorting mode 3 is set to the ascending mode (logical 1) or descending (logical 0). The positive polarity at the input 4 of the initial setup of the device 12 is set to zero (descending sorting) or all bits of registers 12 into units (sorting mode by age). The sequence of numbers from informational inputs 1 is sortable and goes to the inputs of register 8. In each clock cycle, register 8 writes one of the numbers of this sequence The information from the output of the register 8 is sent to the first inputs of all comparison circuits 13, the second inputs of which receive information from the corresponding registers 12. In the sorting mode, numbers decrease by decreasing the contents of the register 8 over the contents of the register 12 at the output of the comparison circuit 13 signal of logical 1, in other cases, the signal of logical o. When the device operates in the sorting mode of numbers in ascending order, the signal of the logical G-output of the comparison circuit 13 is formed when the contents of register 12 exceed the contents of p Registrar 8, in other cases, a logical O signal is generated. The information at the output of the comparison circuit 13 controls the switch 14. The logical 1 signal at the control input of the switch 14 sets it to the position when its output receives information from the outputs of the register 12. Signal the logical O on the control input of the switch 14 sets it to the position when its output receives information from the outputs of the register 8. The output of the comparison circuit 13 of each comparison node 10 enables (logical 1) or disables (logical O) the passage of clock pulses through the element 11 to the control input of the register 12. Let us consider the operation of the device in the mode of sorting numbers by ubingo. I At the first clock pulse, the first number is recorded in the register 8, which from its output goes to the first inputs of all comparison circuits 13, the second inputs of which receive a zero. If the first number is not zero, then a logical 1 signal is generated at the output of all comparison circuits 13. On the second clock pulse, the second number from the sorted array is written to the register 8, the first number from the register 8 is written to the 12 register of the first comparison node 10, and 12 the rest of the comparison nodes 10 and the register 9 records information from the outputs of the switches 13, i.e. zeros. The second number is compared with the contents of register 12 of each comparison node 10, and if the second number is greater than the first, then logical 2 is generated at the output of all comparison circuits 13. If the second number is less than the first, then a logical O signal is generated at the output of comparison circuit of the first comparison node 10 and at the output of the comparison circuits 10 a signal of logical 1 is formed. On the third clock pulse occurs: the recording of the third number

511511

из сортируемого массива в регистр 8, запись второго числа (дл  случа  когда второе число больше первого) .в регистр 12 первого узла 10 сравнени } запись информации с выходов коммутаторов 14 предьщущих узлов 10 сравнени  в регистры 12 последующих узлов 10 сравнени ; запись информации с выхода коммутатора 14 последнего узла 10 сравнени  в регистр 9.from the sorted array to register 8, write the second number (for the case when the second number is greater than the first). in register 12 of the first comparison node 10} record information from the outputs of switches 14 of the previous comparison nodes 10 into registers 12 of the subsequent comparison nodes 10; recording information from the output of the switch 14 of the last comparison node 10 into the register 9.

Дальнейтпа  работа устройства в данном режиме будет проходить аналогично. После поступлени  (m+l) импульсов числа массива будут просортированы в пор дке убывани Long-range operation of the device in this mode will be similar. After the arrival of (m + l) pulses, the numbers of the array will be sorted in decreasing order.

2362623626

(наибольшее число будет в регистре 12 первого узла 10 сравнени , следующее число по величине в регистре 12 второго узла 10 сравнени  5 и т.д., наименьшее в регистре 9).(the highest number will be in register 12 of the first comparison node 10, the next number in value in register 12 of the second node 10 comparison 5, etc., the smallest in register 9).

Работа устройства в режиме сортировки по возрастанию аналогична работе устройства в режиме сортировки чисел по убыванию.The device operation in the sorting mode in ascending order is similar to the operation of the device in the mode of sorting numbers in descending order.

Врем  сортировки составл ет T(m+iH тактов. Технико-экономический эффект заключаетс  в повышении быстродействи  устройства по сравнению с прототипом в два раза. Вьйгрьш по оборудованию в сравнении с прототипом составл ет (1п-2) регистров. 2 J The sorting time is T (m + iH cycles. The technical and economic effect is to increase the speed of the device by half compared to the prototype. The gain on equipment in comparison with the prototype is (1n-2) registers. 2 J

Claims (1)

УСТРОЙСТВО ДЛЯ СОРТИРОВКИ ЧИСЕЛ, содержащее (m-Ι) узлов сравнения, где m - количество чисел сортируемого массива, причем каждый узел сравнения содержит схему сравнения, коммутатор и регистр, выходы разрядов которого соединены с информационными входами первой группы схемы сравнения и коммутатора, управляющий вход которого подключен к выходу схемы сравнения, выходы коммутатора i-ro узла сравнения, где i=1,2,... (ш-2), соединены с установочными входами регистра (i+1)-ro узла сравнения, вход задания режима сортировки устройства подключен к управляющим входам схем сравнения всех узлов сравнения, отличающеес я тем, что, с целью повышения быстродействия и упрощения устройства, в него введены входной и выходной регистры, два элемента И и элемент A device for sorting numbers containing (m-Ι) comparison nodes, where m is the number of numbers of the array to be sorted, each comparison node containing a comparison circuit, a switch and a register, the discharge outputs of which are connected to the information inputs of the first group of the comparison circuit and the switch, a control input which is connected to the output of the comparison circuit, the outputs of the i-ro switch of the comparison node, where i = 1,2, ... (sh-2), are connected to the installation inputs of the register (i + 1) -ro of the comparison node, the input of the job of the sort mode devices connected to controllers in odes comparison circuits compare all nodes, I characterized in that, to improve speed and simplify the apparatus, it entered the input and output registers and two of the AND element НЕ, а в каждый узел сравнения - элемент И, первый вход которого соединен с выходом схемы сравнения этого узла сравнения, а выход - с входом управления записью регистра этого узла сравнения, вторые входы элементов И всех узлов сравнения подключены к входу тактовых импульсов устройства, подключенному также к входам управления записью входного и выходного регистров, информационные входы устройства соединены с установочными входами входного регистра, выходы разрядов которого соединены с устано вочными входами регистра первого узла сравнения, информационными входами второй группы схем сравнения и коммутаторов всех узлов сравнения, выходы коммутатора (щ-1)-го узла сравнения соединены с установочными входами выходного регистра, вход задания режима сортировки устройства подключен к первому вхо ду первого элемента И и через эле мент НЕ - к первому входу второго элемента И, вторые входы первого и второго элементов И подключены к шине начальной установки устройства, а выходы - к входам установки соответственно в единичное и нулевое сос-.NOT, but to each comparison node, the AND element, the first input of which is connected to the output of the comparison circuit of this comparison node, and the output, to the register control input of the register of this comparison node, the second inputs of the AND elements of all comparison nodes are connected to the device’s clock input connected also to the input control entries of the input and output registers, the information inputs of the device are connected to the installation inputs of the input register, the outputs of the bits of which are connected to the installation inputs of the register of the first comparison node , with the information inputs of the second group of comparison circuits and switches of all comparison nodes, the outputs of the switch (u-1) of the comparison node are connected to the installation inputs of the output register, the input of the device’s sorting mode input is connected to the first input of the first AND element, and through the element NOT - to the first input of the second AND element, the second inputs of the first and second AND elements are connected to the bus for the initial installation of the device, and the outputs to the installation inputs, respectively, in the unit and zero state. стояния регистров всех узлов сравнения.standing registers of all comparison nodes. >>