SU926672A2 - Frequency pulse multiplying/dividing device - Google Patents
Frequency pulse multiplying/dividing device Download PDFInfo
- Publication number
- SU926672A2 SU926672A2 SU792862969A SU2862969A SU926672A2 SU 926672 A2 SU926672 A2 SU 926672A2 SU 792862969 A SU792862969 A SU 792862969A SU 2862969 A SU2862969 A SU 2862969A SU 926672 A2 SU926672 A2 SU 926672A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- inputs
- input
- frequency
- outputs
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к автомати ке, вычислительной и измерительной технике, предназначено дл перемножени величины, заданных частотой следовани импульсов. По основному авт. св. № 278233 известно частотно-импульсное множительйо-делительное устройство, со-держащее счетчики, регистр, схемы запрета и устройство задержки-, в котором производитс преобразование частот F , F, Fj в выходную частоту F. по формуле В этом устройстве первый вход устройства (пг/ которому поступают импульсы с частотой F ) соединен с информационнБми входами схем запре первой группы, управл ющие входы которых соединены с разр дньами выходами первого счетчика, а выходы соединены с разр дными входами регистра , разр дные выходы регистра соединены с управл ющими входами схем запрета второй группы, информационные , входы которых соединены с выходом второго счетчика, счетный -вход которого соединен со вторым входом устройства (по которому поступают импульсы с частотой Fi,) , а разр дные входы соединены с выходами схем запрета второй группы. Первый вход устройства через устройство задержки соединен с цепью сброса первого счетчика, на счетный вход, которого поступают импульсы с частотой F . Выход второго счетчика- в-. л етс вьиходом устройства 1 . Недостатком известного устройства вл етс мала выходна частота по сравнению с частотами сомножителей, котора приводит к низкому быстродействию устройства и большой динамической погрешности, возникающей в результате потери информации о периодах частоты первого сомножител и делител . Цель изобретени - уменьшение динамической погрешности и повышение быстродействи устройства. Поставленна цель достигаетс тем, что частотно-импульсное множителыТО -делительное устройство дополнительно содержит второй регистр, третий счетчик, третью и четвертую группы.схем запрета, второе устройство задержки и злемент ИЛИ, причем второй вход устройства соединек соThe invention relates to automation, computing, and measurement technology, intended to multiply the magnitudes given by the pulse frequency. According to the main author. St. No. 278233 is known a frequency-pulse multiplier-separating device containing counters, a register, prohibition circuits and a delay device, in which the F, F, Fj frequencies are converted to the output frequency F. By the formula In this device the first input of the device (pg / which receives pulses with frequency F) is connected to informational inputs of the circuits of the first group, the control inputs of which are connected to the discharge outputs of the first counter, and the outputs are connected to the discharge inputs of the register, the discharge outputs of the register are connected to the control inputs of the prohibition circuit of the second group, the information inputs of which are connected to the output of the second counter, the counting input of which is connected to the second input of the device (through which impulses of frequency Fi are received), and the discharge inputs are connected to the outputs of the prohibition of the second group. The first input of the device through the delay device is connected to the reset circuit of the first counter, to the counting input, which receives pulses with a frequency F. The output of the second counter-in-. The output of the device is 1. A disadvantage of the known device is the low output frequency as compared to the frequencies of the factors, which leads to a low speed of the device and a large dynamic error resulting from the loss of information about the periods of the frequency of the first factor and divider. The purpose of the invention is to reduce the dynamic error and increase the speed of the device. The goal is achieved by the fact that the frequency-pulse multiplier of the TO-separating device additionally contains a second register, a third counter, a third and fourth groups. A prohibition circuit, a second delay device, and an OR terminal, and the second input of the device
счетным входом третьего счетчика, разр дные выходы которого соединены с информационными входами схем запрета третьей группы,, управл ющие входы которых соединены с разр дными выходами второго регистра, а выходы - со входами элеме.нта ИЛИ, выход которого соединен со счетньлм входом первого счетчика, разр дные выходы третьего счетчика соединены с управл ющими входами схем запрета четвертой группы, выходы которых соединены с разр дными входами второго регистра, а информационные входы соединены с третьим входом устройства , который через второе устрой ствр задержки соединен с цепью сброса третьего счетчика.the counter input of the third counter, the bit outputs of which are connected to the information inputs of the prohibition circuits of the third group, whose control inputs are connected to the bit outputs of the second register, and the outputs to the inputs of the OR element inputs, the output of which is connected to the counting input of the first counter, the bit outputs of the third counter are connected to the control inputs of the fourth group prohibition circuits, the outputs of which are connected to the bit inputs of the second register, and the information inputs are connected to the third input of the device, which Without a second delay delay device is connected to the reset circuit of the third counter.
На чертеже представлена блок-схема устройства.The drawing shows the block diagram of the device.
Частотно-импульсное множительноделительное устройство содержит, счетчики 1 и 2, схемы 3 и 4 запрета, регистр 5, устройство б задержки, счетчик 7, регистр 8, схемы 9 и 10 запрета , устройство 11 задержки, элемент ИЛИ 12. The frequency-pulse multiplying device contains, counters 1 and 2, prohibition schemes 3 and 4, register 5, delay device b, counter 7, register 8, prohibition schemes 9 and 10, delay device 11, element OR 12.
На входы счетчиков 2 и 7 поступает частота F,, . Вход устройства, на который поступает частота FS, через устройство 11 задержки соединен с цепью сброса счетчика 7, разр дные выходы которого соединены с информационными входами схем 9 запрета и управл ющими входами схем 10 запрета . Информационные входы схем 10 запрета соединены со входом устройства , на который поступает частота Fj-, а выходы соединены с разр дными входами регистра 8, разр дные выходы которого соединены с управл ющими входами схем 9 запрета, выходы которых подключены ко входам элемента ИЛИ 12, выход которого соединен со счетным входом счетчика 1, разр дные выходы которого соединены с управл ющими входами схем 3 запрета, информационные входы которых соединены со входом устройства, на который поступает частота F , этот вход чере устройство 6 задержки соединен с цепью сброса счетчика 1, выходы схем 3 запрета соединены с разр дными входами регистра 5, разр дные выходы которого соединены с управл ющими входами схем 4 запрета, выходы которых соединены с разр дными входами счетчика 2, счетный вход которого соединен се входом устройства, на который поступает частота F, а выход, на котором формируетс выходна частота Fц , соединен с информационными входами,схем 4 запрета.The inputs of counters 2 and 7 receives the frequency F ,,. The input of the device, to which the frequency FS arrives, is connected via a delay device 11 to the reset circuit of counter 7, the bit outputs of which are connected to the information inputs of the inhibitor circuits 9 and the control inputs of the inhibit circuits 10. The information inputs of the inhibit circuits 10 are connected to the input of the device to which the frequency Fj- arrives, and the outputs are connected to the bit inputs of the register 8, the bit outputs of which are connected to the control inputs of the ban circuits 9, the outputs of which are connected to the inputs of the element OR 12, the output which is connected to the counting input of the counter 1, the bit outputs of which are connected to the control inputs of the inhibit circuits 3, the information inputs of which are connected to the input of the device to which the frequency F arrives, this input through the device 6 Inen with the reset circuit of the counter 1, the outputs of the prohibition circuits 3 are connected to the bit inputs of the register 5, the bit outputs of which are connected to the control inputs of the prohibition circuits 4, the outputs of which are connected to the bit inputs of the counter 2, the counting input of which is connected to the device input, to which the frequency F is fed, and the output at which the output frequency F c is formed is connected to the information inputs of the prohibition circuit 4.
Устройство работает следующим образом.The device works as follows.
При поступлении на вход устройства очередного импульса входного сигнала Fg число из счетчика 7 переноситс в регистр 8, а сам счетчик 7 через врем , определ емое устройством 11 задержки, сбрасываетс в ноль.When the next pulse of the input signal Fg arrives at the input of the device, the number from the counter 7 is transferred to the register 8, and the counter 7 itself is reset to zero after the time determined by the delay device 11.
Так как PS Vs врем Tg в счетчике 7 накопитс число импульсов Ng, поступивших с частотой следовани Fj .Since PS Vs time Tg in counter 7 accumulates the number of pulses Ng received at the following frequency Fj.
N5 Fj. TS(2)N5 Fj. TS (2)
Счетчик 7, регистр 8, схемы 9 запрета и элемент ИЛИ 12 составл ет двоичный умножитель, на выходе которого формируетс частотно-импульсна последовательность с частотой следовани импульсов F.The counter 7, the register 8, the prohibition scheme 9 and the element OR 12 constitute a binary multiplier, at the output of which a frequency-pulse sequence with a pulse frequency F is generated.
NsJJEl NsJJEl
(3)(3)
F - 2F - 2
где n - число двоичных разр дов счечиков и регистров устройства. Последовательность импульсов с частотой Fg поступает на вход счетчика 1.where n is the number of binary bits of counters and device registers. The pulse sequence with a frequency Fg is fed to the input of counter 1.
При поступлении на вход устройства очередного импульса входного сигнала F число из счетчика 1 обратным кодом переноситс в регистр 5, а сам счетчик 1 через врем , определ емое устройством 6 задержки, сбрасываетс в ноль. Так как , fT врем Т в счетчик 1 проходит число импульсов NY :When the next pulse F of the input signal arrives at the input of the device, the number from the counter 1 is transferred to the register 5 by the reverse code, and the counter 1 itself is reset to zero after the time 6 of the delay device 6 is reset. Since, fT time T into counter 1 passes the number of pulses NY:
(4)(four)
Nl Т,. F;Nl T. F;
Счетчик 2, регистр 5. и схемы 4 запрета образуют управл емый делитель частоты FJ, на выходе которого формируетс частотно-импульсна последовательность с частотой следовани импульсовCounter 2, register 5. and prohibition schemes 4 form a controlled frequency divider FJ, at the output of which a pulse frequency sequence is formed with a pulse frequency
- - 1ь- - 1b
(5)(five)
I - - N, I - - N,
а с учетом выражений (1), (3) и (4)Г )and taking into account expressions (1), (3) and (4) D)
- -2 - -2
F F - F 1 5F F - F 1 5
Данное устройство имеет более высокое быстродействие по сравнению с известным и выполн ет операцию умножени со значительно меньшей динамической погрешностью.This device has a higher speed than the known one and performs a multiplication operation with a much lower dynamic error.
Увеличение частоты выходной частотно-импульсной последовательности F,, , а следовательно, и быстродействи достигаетс за счет того, что соотношение выходных частот данного устройства и известного как видно из сравнени формул (1) и (5), составл етAn increase in the frequency of the output frequency-pulse sequence F ,, and, consequently, of speed, is achieved due to the fact that the ratio of the output frequencies of this device and that known, as can be seen from a comparison of formulas (1) and (5), is
FkFk
(6)(6)
Увеличение частоты выходного сигнала в данном устройстве по сравнению с выходной частотой известного приводит также к уменьшению его динамической погрешности, так как при этом увеличиваетс частота поступлени информации и периодах частот-сомAn increase in the frequency of the output signal in this device as compared to the output frequency of the known one also leads to a decrease in its dynamic error, since this increases the frequency of information flow and periods of frequencies-cat.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792862969A SU926672A2 (en) | 1979-12-28 | 1979-12-28 | Frequency pulse multiplying/dividing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792862969A SU926672A2 (en) | 1979-12-28 | 1979-12-28 | Frequency pulse multiplying/dividing device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU278233 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU926672A2 true SU926672A2 (en) | 1982-05-07 |
Family
ID=20869376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792862969A SU926672A2 (en) | 1979-12-28 | 1979-12-28 | Frequency pulse multiplying/dividing device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU926672A2 (en) |
-
1979
- 1979-12-28 SU SU792862969A patent/SU926672A2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU926672A2 (en) | Frequency pulse multiplying/dividing device | |
GB1477833A (en) | Apparatus for comparing two binary signals | |
SU1415225A1 (en) | Spectrum analyzer by walsh functions | |
SU1262724A1 (en) | Pulse repetition frequency divider with controlled pulse duration | |
SU1314435A1 (en) | Digital frequency multiplier | |
SU259492A1 (en) | DIGITAL LINEAR INTERPOLATOR | |
SU1312727A1 (en) | Digital filter with binary time quantization | |
SU951280A1 (en) | Digital generator | |
SU1325663A1 (en) | Digital controllable delay line | |
SU1432516A1 (en) | Apparatus for dividing frequencies of two pulse trains | |
SU930685A1 (en) | Counting device | |
SU1538239A1 (en) | Pulse repetition frequency multiplier | |
SU1427360A1 (en) | Dividing device | |
SU982002A1 (en) | Multiplicating-dividing device | |
SU1709310A1 (en) | Frequency multiplier | |
SU1659997A1 (en) | Comparison number device | |
SU1163334A1 (en) | Device for calculating ratio of time intervals | |
SU402154A1 (en) | USSR Academy of Sciences | |
SU928345A2 (en) | Discrete pulse repetition frequency multiplier | |
SU1278889A1 (en) | Device for determining median | |
SU1367153A1 (en) | Frequency divider with fractional countdown ratio | |
SU728492A1 (en) | Device for measuring difference of pulse frequencies | |
RU1775854C (en) | Controlled pulse recurrence frequency divider | |
SU1298831A1 (en) | Pulse repetition frequency multiplier | |
SU1027817A1 (en) | Integrating digital voltmeter |