SU926653A2 - Device for computing squared x functions - Google Patents

Description

1one

Изобретение относитс  к вычислительной технике и предназначено дл  вычислени  функции х.The invention relates to computing and is intended to calculate the function x.

По основному авт. св. № 796841 известно кстройство дл  шлчислени  функции X , содержащее входной п-разр дный регистр, сумматор, блоки пам ти , причем входной регистр содержит дв-разр дных групп (где п q), выходы i-ой группы разр дов (1 1,2...q-l,q) входного регистра соединены со входами i-блока пам ти первой группы и 2 -входовых блоков пам ти второй группы, причем k и j (k j , k l,2...q-l, j 2,3...q)e разр дных групп входного регистра соединены со входами kj-ro блока пам ти второй группы, выходы которого подключены к (k+j-2)t+2- (k+j) +1 входам сумматора, а выходы i-ro блока пам ти первой группы соединены с (21 - 2)6 + 1 - 21 входами сумматора 11).According to the main author. St. No. 796841 is known a device for assigning function X, containing an input n-bit register, adder, memory blocks, and the input register contains two-bit groups (where n q), the outputs of the i-th group of bits (1 1,2 ... ql, q) of the input register is connected to the inputs of the i-memory block of the first group and 2-input memory blocks of the second group, with k and j (kj, kl, 2 ... ql, j 2,3 .. .q) e of the input register bit groups are connected to the inputs of the kj-ro memory block of the second group, the outputs of which are connected to (k + j-2) t + 2- (k + j) +1 inputs of the adder, and outputs i- ro memory block of the first group Nena s (21 - 2) 6 + 1 - 21 inputs of the adder 11).

В блоках- пам ти такого устройства необходимо хранить произведени  всех возможных пар Р -разр дных чисел, в том числе и одинаковые произведени  типа х |.-х g и. JCg-xj., что требует увеличенного объема посто нного запоминающего устройства (ПЗУ).In the memory blocks of such a device, it is necessary to store the products of all possible pairs of P-bit numbers, including the same products of type x |.-X g and. JCg-xj., Which requires increased read-only memory (ROM).

Цель изобретени  - повышение информационной -емкости устрюйства дл  вычислени  функции и сокращение объема аппаратуры.The purpose of the invention is to increase the information capacity of the device to calculate the function and reduce the volume of the equipment.

Поставленна  цель достигаетс  тем, что а устройстве дл  вычислени  функции х выходы k-ой и j-ой ( , k l,2...q-l; j 2,3.. .q)e-разр дной группы разр дов входного регистto ра соединены непосредственно с первой группой входов и через схему сравнени  - Со второй группой входов первой и второй групп элементов 2И - 2ШШ, выходы которых подключе15 ны соответственно ко входам младших и старьгах разр дов kj-ro блока пам ти второй группы.The goal is achieved by the fact that in a device for calculating the function x outputs of the k-th and j-th (, kl, 2 ... ql; j 2,3 .... Q) e-bit group of bits of the input register are connected directly with the first group of inputs and through the comparison circuit - With the second group of inputs of the first and second groups of elements 2I - 2ShHS, the outputs of which are connected respectively to the inputs of the junior and junior bits of the kj-ro memory block of the second group.

На чертеже представлена структурна  схема Устройства дл  вычислени  The drawing shows a block diagram of a device for calculating

20 функции х.20 functions x.

Claims (1)

Предлагаемое устройство содержит входной гг-разр дный регистр 1, выполненный в.виде qe-разр дных групп разр дов 21(1 1,2...q-1,q), 25 входовые блоки 3 пам ти первой группы и 2В-входевые блоки 4 пам ти второй группы схемы 5 сравнени , группы элементов 2И - 2 ИЛИ 6 и 7, Ксшсдый из которых содержит f эле30 ментов 2И-2ИЛИ, сумматор 8, выходы 9 и 10 схемы сравнени , младшие 11 и Старшие 12 разр ды блоков пам ти второй группы. Устройство работает следующим образом. Двоичное, число х можно преде тавить в виде X X л+ Хп- 2 +.. .+х ., 2 ,. . +. .. ...+ 4-2Гк-1)г +...Wy +... ... 4 х.Тогда выражение дл  функции х имеет вид О Л ( И-Ч-) IliDX .Х.-Ч Ы i В каждом е-входном блоке 3 пам т пер&ой группы хран тс  кващраты все -раз р дных чисел, а в Кс1ждом 2 В-в х довом блоке 4 пам ти второй группы произведени  всех возможных пар Е-разр дных чисел x.xj, удовл-етвор ющих условию X / Xj . После подачиаргумента х на регистр 1 на выходе 8-разр дных групп разр дов 2, 2(2,... ,2q,, записываетс 6-разр дные числа х ,XQ, .. . ,xq, соответственно. Из каждого блока 3 пам ти по адресу X. выбираетс  число х , которо подаетс  на (21-2) +1-21 выходы сумматора -8, т.е. число х подаете на сумматор 8 со сдвигом на (21-2)6 разр да влево, что соответствует умножению числа х на величину 2(li1)2 , т.е. первое слагаемое формулы (1). На каждую схему сравнени  пос тупает пара в-разр дных чисел хц и X j. При X 1 , X ; на выходе 9 схемы SK; сравнени  по вл етс  сигнал, по которому число XK через группу элементов 2И-2ИЛИ 7Kj передаетс  в 6 старших- разр дов 12, а число xj через группу элементов 2И-2ИЛИ цв младших разр дов 11 блока 4 п м ти. Адрес, сформированный таким образом, будет иметь вид х + xj , где знак -х обозначает последовател ную запись цифр чисел х j, и xj . При X Xj на выходе lO схемы сравнени  по вл етс  сигнал, по которому число X,- через блок 7KJ пере даетс  в 2 старших разр дов 12, а число Х|; через блок 6ц в Р младших разр дов 11 данного блока 4| пам ти. Адрес, сформированный в этом случае , имеет вид х; # х. Другими словами , в старшие разр ды k -го блока 4 пам ти второй группы через элементы б и 7 заноситс  большее, а в младшие - меньшее из чисел х и xj . Это позвол ет избежать необходимости хранить в каждом-блоке 4 пам ти второй группы пары одинаковых чисел Xs и Хд.Х. Из каждого блока 4 пам ти второй группы по адресу выбираетс  число Xj.xj, которое подаетс  на (k+j-2)E + +2-(k+j)2-M входы сумматора 8, т.е. со сдвигом на (k+j-2)e разр да влево , что соотве;тствует Т. нию чисна величину 2 , т.е. второе слагаемое формулы (1). После сложени  чисел, выбранных из всех блоков пам ти первой 3 и второй 4 групп, на выходах сумматора 8 получаем значение функции х. Предлагаемое устройство дает, возможность снизить объем пам ти и повысить информационную емкость. Формула изобретени  Устройство дл  вычислени  функции, х по авт. св. № 796841, отличающеес  тем, что, с целью повышени  информационной емкости устройства и сокращени  объема аппаратуры , выходы k-ой и j-ой (k j , k l,2,...q-l, i 2,3,..,g)e-разр дной группы разр дов входного регистра соединены непосредственно с первой группой входов и через схему сравнени  - со второй группой входов первой и второй групп элементов 2И-2ИЛИ, выходы которых подключены соответственно ко входам младших и стараих разр дов kj-ro блока пам ти второй группы. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР 796841, кл. G 06 F 7/38, 17.09.76 (прототип).The proposed device contains an input GG-bit register 1, made in the form of qe-bit groups of bits 21 (1 1.2 ... q-1, q), 25 input blocks 3 of the memory of the first group and 2B-input blocks 4 of the memory of the second group of comparison circuit 5, a group of elements 2I - 2 OR 6 and 7, of which contains f elements 2I-2IL, adder 8, outputs 9 and 10 of the comparison circuit, the younger 11 and the older 12 bits of memory blocks ti second group. The device works as follows. Binary number x can be represented as X X l + Xn- 2 + ... + X., 2,. . +. .. ... + 4-2Гк-1) г + ... Wy + ... ... 4 х.Then expression for the function x has the form О Л (И-Ч-) IliDX. Х.-Ч Х i In each e-input block 3 of the memory of the first & nd group, there are stored the numbers of all different numbers, and in X1 each 2 B in x of the new block 4 of the memory of the second group, the product of all possible pairs of E-bits x. xj satisfying the condition X / Xj. After giving the argument x to register 1, at the output of 8-bit groups of bits 2, 2 (2, ..., 2q ,, the 6-bit numbers x, XQ, ..., xq, respectively, are recorded. From each block 3 the memory at address X. selects the number x, which is fed to (21-2) + 1-21 outputs of the adder -8, i.e., the number x is fed to the adder 8 with a shift by (21-2) 6 bits to the left, which corresponds to multiplying the number x by the value 2 (li1) 2, i.e. the first term of the formula (1). For each comparison scheme there is a pair of Xc and X j divisor numbers. At X 1, X; output 9 SK circuitry; a comparison signal appears where the XK number is 4 the group of elements 2I-2ILI 7Kj is transmitted to 6 high-order bits 12, and the number xj through the group of elements 2I-2ILI is the minisc 11 of block 4 p. m. The address thus formed will be x + xj, where the sign -x denotes a consecutive record of the digits of the numbers x j, and xj. When X Xj, the output of the lO of the comparison circuit produces a signal by which the number X is transmitted through the 7KJ block to the 2 most significant bits 12, and the number X |; through block 6c in P junior bits 11 of this block 4 | memory The address formed in this case is x; # x In other words, in the senior bits of the k-th block 4, the memories of the second group through elements b and 7 are entered more, and in the younger ones - the smaller of the numbers x and xj. This avoids the need to store in each block 4 of the memory of the second group of a pair of identical numbers Xs and X. X. From each block 4 of the second group of memory, the number Xj.xj is selected at the address, which is fed to (k + j-2) E + + 2- (k + j) 2-M inputs of the adder 8, i.e. with a shift to (k + j-2) e bit to the left, which corresponds to the so-called T. numerical value 2, i.e. the second term of formula (1). After adding the numbers selected from all the memory blocks of the first 3 and second 4 groups, at the outputs of the adder 8 we obtain the value of the function x. The proposed device makes it possible to reduce the amount of memory and increase the information capacity. The invention is a device for calculating a function, x by aut. St. No. 796841, characterized in that, in order to increase the information capacity of the device and reduce the equipment volume, outputs of the k-th and j-th (kj, kl, 2, ... ql, i 2,3, .., g) e - discharge bits of the input register are connected directly to the first group of inputs and through a comparison circuit to the second group of inputs of the first and second groups of elements 2I-2IL, the outputs of which are connected respectively to the inputs of the lower and older bits of the second memory block kj-ro groups. Sources of information taken into account in the examination 1. USSR author's certificate 796841, cl. G 06 F 7/38, 09/17/76 (prototype).