SU915240A1 - Frequency synthesizer - Google Patents

Description

Изобретение относится к ридиотехнике и может быть использовано в приемно-передающих и контрольно-измерительных устройствах.The invention relates to radio engineering and can be used in receiving and transmitting and control and measuring devices.

¹ Известен синтезатор частот, содержащий соединенные в кольцо управляемый генератор, смеситель, делитель частоты с переменным коэффициентом деления, фазовый детектор и фильтр нижних частот, последовательно соединенные опорный генератор и генератор гармоник, выход которого подключен к другому входу смесителя, а также цифровой компаратор и последовательно соединенные счетчик и цифроаналоговый преобразователь, выход которого подключен к другому управляющему входу управляемого генератора, при этом другой выход опорного генератора соединен с входом делителя частоты с фиксированным коэффициентом деления, выход которого соединен с другим входом фазового детектора и первым входом цифрового компаратора, второй вход которого соединен с выходом делителя частоты с переменно коэффициентом деления [1]. ¹ Known frequency synthesizer containing connected in a ring controlled oscillator, mixer, frequency divider with variable division factor, phase detector and low pass filter, connected in series reference oscillator and harmonic generator, the output of which is connected to another input of the mixer, as well as a digital comparator and in series connected counter and digital-analog converter, the output of which is connected to another control input of the controlled generator, while another output of the reference generator is nen to the input of the frequency divider with a fixed division factor, the output of which is connected to another input of the phase detector and the first input of the digital comparator, a second input coupled to an output of the frequency divider with a variable division factor [1].

Однако в известном устройстве отключается автоподстройка при работе его в широком диапазоне частот.However, in a known device, auto-tuning is disabled when operating in a wide frequency range.

22

Цель изобретения - повышение на- .. дежности при работе в диапазоне частот .The purpose of the invention is to increase reliability when operating in the frequency range.

Поставленная цель достигается тем, что в синтезатор частот, содержащий соединенные в кольцо управляемый генератор, смеситель, делитель частоты с переменным коэффициентомThis goal is achieved by the fact that in the frequency synthesizer, containing connected in a ring controlled oscillator, mixer, frequency divider with a variable coefficient

10 деления, фазовый детектор и фильтр нижних частот, последовательно соединенные опорный генератор и генератор гармоник, выход которого подклюй чен к другому входу смесителя, а также цифровой компаратор и последо15 вательно соединенные' счетчик и цифжроаналоговый преобразователь, выход которого подключен к другому управляющему входу управляёмого генератора, при этом другой выход опорного генератора соединен с входом делителя частоты с фиксированным коэффициентом деления, выход которого соединен с другим входом фазового детектора и первым входом цифрового10 divisions, a phase detector and a low-pass filter, a series-connected reference oscillator and a harmonic generator, the output of which is connected to another mixer input, as well as a digital comparator and sequentially connected counter and digital analog converter, the output of which is connected to another control input of the controlled oscillator , while the other output of the reference generator is connected to the input of a frequency divider with a fixed division factor, the output of which is connected to another input of the phase detector and digital input

25 компаратора, второй вход которого соединен с выходом делителя частоты с переменным коэффициентом деления, введены последовательно соединенные Д-трцггер, первый элемент И-НЕ и25 of the comparator, the second input of which is connected to the output of a frequency divider with a variable division factor, entered in series D-trcgger, the first AND-NOT element and

30 (второй элемент И-НЕ, выход которого30 (the second element NAND, the output of which

33

915240915240

4four

соединен с входом счетчика, при Этом выход делителя частоты с фиксированным коэффициентом деления соединен с С-входом Д-триггера и .другим входом первого элемента И-НЕ, к другому входу второго элемента И- _ НЕ подключен выход цифрового компаратора, выход к Д-триггера соединен с выходом делителя частоты с переменным коэффициентом деления, при этом вход Э Д-триггера является входом логической единицы.connected to the counter input, with This the output of a frequency divider with a fixed division factor is connected to the C input of the D-flip-flop and another input of the first NAND element, the output of the digital comparator is NOT connected to the other input of the second element AND, the trigger is connected to the output of a frequency divider with a variable division factor, while the input of the D-flip-flop is the input of a logical unit.

На фиг.1 приведена структурная электрическая схема предлагаемого устройства; на фиг.2 - диаграммы, поясняющие его работу. .Figure 1 shows the structural electrical circuit of the device; figure 2 - diagrams explaining his work. .

Устройство содержит управляемый генератор 1, делитель 2 частоты с переменным коэффициентом деления (ДПКД), генератор з гармоник, опорный генератор 4, смеситель 5, фазовый детектор 6, делитель 7 частоты ’О ' с фиксированным коэффициентом деления (ДФКД), фильтр 8 нижних частот (ФНЧ), а также Д-триггер 9, цифровой компаратор (ЦК) 10, элемент ИНЕ 11, счетчик 12, цифроаналоговый 25 преобразователь (ЦАП) 13, элемент ИНЕ 14, образующие блок 15 автопоиска.The device contains a controlled oscillator 1, a divider 2 frequencies with a variable division factor (DPKD), a generator of harmonics, a reference oscillator 4, a mixer 5, a phase detector 6, a divider 7 of a frequency 'O' with a fixed division factor (DFCD), 8 low-pass filter (LPF), as well as D-flip-flop 9, digital comparator (CK) 10, element EE 11, counter 12, digital-to-analog 25 converter (D / A) 13, element EE 14, forming an auto search block 15.

Синтезатор частот работает следующим образом. 30The frequency synthesizer works as follows. thirty

В режиме синхронизма на входы цифрового компаратора 10 поступают опорные импульсы с выхода ДФКД 7 (фиг.2а) и импульсы с выхода ДПКД 2 (фиг.26) так, что они чередуются · во35 времени. При этом на выходе цифрового компаратора 10 (фиг.2в) нет разностных импульсов, а сохраняется уровень логической •Ί·’. Одновременно на выходе Д-триггера 9 (фиг.2г) сохра-. дд няется уровень логического ”0*’, так как на его К -вход поступает с выхода ДПКД 2 в основном уровень логической ”1” (за исключением коротких отрицательных импульсов).In synchronization mode, the inputs of the digital comparator 10 receive reference pulses from the output of the DFCD 7 (Fig. 2a) and pulses from the output of the PDKD 2 (Fig.26) so that they alternate during the time35. In this case, the output of the digital comparator 10 (figv) does not have differential pulses, but the level of the logical • • · ’is maintained. At the same time the output of the D-flip-flop 9 (Fig.2G) saved. The logic level ”0 *’, since its K-input comes from the DPKD 2 output, is basically the logic level ”1” (with the exception of short negative pulses).

Уровень логического ’‘0’¹ с выхода Д-триггера 9 поступает на второй вход элемента И-НЕ 14, на выходе которого формируется уровень логической ’* 1’’ (фиг.2д), разрешающей про- _ хождение через элемент И-НЕ 11 сиг- ⁵⁰ налов с выхода цифрового компаратора 10 на вход счетчика 12. В режиме синхронизма на выходе элемента И-НЕ 11 сохраняется уровень логического ”0” (фиг.2е), код счетчика 12 не '5 , изменяется и с выхода ЦАП 13 на второй вход управляемого генератора 1 поступает постоянно управляющее напряжение.The logical level "0" ¹ from the output of the D-flip-flop 9 is fed to the second input of the element AND-NO 14, the output of which forms the level of the logical "* 1" (fig.2d), allowing passage through the AND-NOT element The signal 11 output from the catch ⁵⁰ of the digital comparator 10 the input counter 12. The mode matching at the output of aND-nO element 11 is stored a logic "0" (2e) code counter 12 is not "5 varies and the output DAC 13 The second input of the controlled generator 1 receives a constantly controlling voltage.

При нарушении синхронизма в коль- 60 це фазовой автоподстройки частоты (ф£пч) связанном с переключением с одной частоты на другую или по другой причине, на выходе цифрового компаратора 10 (фиг.2в) формируются 65When synchronization in the phase-locked loop of the phase-locked loop (f £ e ps) is connected with switching from one frequency to another or for another reason, at the output of the digital comparator 10 (FIG. 2b) 65 are formed.

импульсы разностной частоты, которые через элемент И-НЕ 11 (фиг.2е) поступают на вход счетчика 12 и изменяют его состояние. В соответствии с изменяющимся кодом счетчика 12 _ на выходе ЦАП 13 формируется ступен* чатое напряжение, воздействующее на второй управляющий вход управляемого генератора 1 так, что уменьшается возникшее рассогласование по частоте. . я : При переключении с одной частотыdifferential frequency pulses that through the element AND NOT 11 (FIG. 2e) are fed to the input of the counter 12 and change its state. In accordance with the changing counter code 12 _, a step voltage is formed at the output of the D / A converter 13, which acts on the second control input of the controlled oscillator 1 so that the resulting error in frequency is reduced. . i: When switching from one frequency

'на другую в широкодиапазонном синтезаторе частот на вход ДПКД 2 со смесителя 5 может поступить промежуточная частота £_пц , в несколько раз большая .номинальной ^пчномин. г которая обычно образуется в режиме синхронизма. Это гложет произойти при переключении с верхней частоты управляемого генератора 1 на нижнюю. Тогда так -ϊποΑετ-п£пц ,'to another in a wide-range input frequency synthesizer DPKD 2 with mixer 5 may enter the intermediate frequency £ _PCs, several times greater .nominalnoy ^ pchnomin. r which is usually formed in synchronism mode. This will happen when switching from the upper frequency of the controlled oscillator 1 to the lower one. Then so -ϊποΑετ-п £ пц,

где £ - частота с выхода управляемого генератора 1; £ по^ст ~ частота подставки с выхода генератора 3 гармоник.where £ is the frequency from the output of the controlled oscillator 1; £ to ^ st ~ frequency of the stand from the generator output 3 harmonics.

Если ДПКД 2 рассчитан на номиналь25 ную рабочую частоту, то при болёе высокой входной частоте нормальная работа его прекращается, т.е. на выходе его не будет импульсов, а устанавливается одно из двух воэмож30 ных состояний логического ¹Ό’¹ или логической ’ ’ 1¹ ’. Если на выходе ДПКД 2 устанавливается логическая ’Ί¹ *, то цифровой компаратор 10 не прекращает работу и на выход его 35 проходят опорные импульсы (фиг.2в), т.е. осуществляется автопоиск. Если же на выходе ДПКД 2 устанавливается логический ¹'0'’, то на выходе цифрового компаратора 10 устанавливаетД0 ся логическая ’ Ί”. Логический · Ό’¹ поступающий с выхода ДПКД 2 на ί вход Д-триггера 9, не устанавливает Д-триггер в состояние логического ’* 0 *’ на его выходе. Поэтому первый же импульс, приходящий с ДФКД 7 на с-вход Д-триггера 9, устанавливает его в состояние логической ’ ’ 1' ’.If DPKD 2 is designed for a nominal operating frequency, then with a higher input frequency, its normal operation stops, i.e. at its output there will be no pulses, but one of two possible states of logical ¹ Ό ^{1 1} or logical '1 ¹ ’is set. If a logical 'Ί ¹ * is set at the DPKD 2 output, then the digital comparator 10 does not stop working and reference pulses pass to the output of its 35 (i.e., FIG. An auto search is performed. If logical ¹ '0''is set at the DPKD 2 output, then the digital' Ί ”is set at the output of the digital comparator 10. The logical · Ό ' ¹ input from the DPKD 2 output to the ί input of D-flip-flop 9 does not set the D-flip-flop to the state of logical' * 0 * 'at its output. Therefore, the first impulse coming from DFCD 7 to the c-input of D-flip-flop 9 sets it to the logical state '' 1 ''.

Эта логическая ¹ ’ 1 ’ ¹ разрешает прохождение опорных импульсов с ДФКД 7 __ через второй элемент И-НЕ 14 на 5« вход первого элемента И-НЕ 11. А поскольку на первом входе элемента И-НЕ 11 устанавливается уровень логической ¹ *1·’, то опорные импульсы проходят через элемент И-НЕ 11 на 55 вход счетчика 12. Таким образом, осуществляется автопоиск.This logical ¹ '1' ¹ permits the passage of reference pulses with DFCD 7 __ through the second element AND-NOT 14 to 5 "the input of the first element AND-NOT 11. And since the first input of the element AND-NOT 11 is set to a logical level ¹ * 1 · ', then the reference pulses pass through the element AND-NOT 11 to 55 the input of the counter 12. Thus, an auto search is performed.

Использование предлагаемого устройства позволяет исклкнить возможность размыкания кольца автоподст60 ройки при его работев широком диапазоне частот (самоблокировку) и при применении ДПКД, рассчитанного на номинальную входную частоту. Это позволит создавать на65 дежные экономичные по потребляемойThe use of the proposed device makes it possible to exclude the possibility of opening the auto-support ring when it is operating over a wide frequency range (self-locking) and when using PDCD calculated for the nominal input frequency. This will allow you to create on 65 durable economical on consumed

915240915240

66

мощности синтезаторы частот, которые можно использовать в устройствах с ограниченным ресурсом источников питания.Power frequency synthesizers that can be used in devices with a limited resource supply sources.

Claims (1)

Формула изобретенияClaim Синтезатор частот, содержащий соединенные в кольцо управляемый генератор, смеситель, делитель частоты с переменным коэффициентом деления, фазовый детектор и фильтр нижних частот, последовательно соединенные опорный генератор и генератор гармоник, выход которого подключен к другому входу смесителя, а также цифровой компаратор и последовательно соединенные счетчик и цифр.оаналоговый-преобразователь, выход которого подключен к другому управляющему входу управляемого генератора, при этом выход опорного генератора соединен с входом делителя частоты с фиксированным коэффициентом деления,выход которого соединен с другим входомA frequency synthesizer that contains a looped controlled oscillator, a mixer, a variable divider frequency divider, a phase detector and a low pass filter, a serially connected reference oscillator and a harmonic generator, the output of which is connected to another mixer input, as well as a digital comparator and a serially connected counter and digital analog converter, the output of which is connected to another control input of the controlled generator, while the output of the reference generator is connected to the input of cases frequency of Tell with a fixed division factor, the output of which is connected to the other input фазового детектора и первым входом цифрового компаратора, второй вход которого соединен с выходом делите- ля частоты с переменным коэффициентом деления, отличающий- с я ' тем, что, с целью повышения . надежности при работе в диапазонеphase detector and the first input of a digital comparator, the second input of which is connected to the output of a frequency divider with a variable division factor, which is different in that with the aim of increasing. reliability when working in a range частот, введены .последовательно соединенные Д-триггер, первый элемент И-НЕ и второй элемент И-НЕ, выход которого соединен с входом счетчи·* ка, при этом выход делителя частоты с фиксированным коэффициентом деления соединен с С-входом Д-триггера и другим входом первого элемента И-НЕ, к другому входу второгоfrequencies, are entered. sequentially connected D-flip-flop, the first element AND-NOT and the second element NAND, the output of which is connected to the counter input, and the output of the frequency divider with a fixed division factor is connected to the C input of the D-flip-flop and another input of the first element NAND, to another input of the second 15 элемента И-НЕ подключен выход цифрового компаратора, вход Е Д-триггера соединен с выходом делителя час тоты с переменным коэффициентом деления, при этом вход ϋ Д-триггера яв15 of the NAND element is connected to the output of a digital comparator, the input E of the D-flip-flop is connected to the output of a frequency divider with a variable division factor, while the input of the D-flip-flop is 20 является входом логической единицы. 20 is the input of a logical unit.