SU642842A1 - Digital frequency synthesizer - Google Patents

Description

1one

изобретение относитс  к радиотехнике и может быть использовано в системах автоматики, в приемно-передающих устройствах и в измерительной технике.The invention relates to radio engineering and can be used in automation systems, in receiving-transmitting devices and in measuring equipment.

Известен цифровой синтезатор частот, содержащий перестраиваемый генератор, к управл ющему входу которого пошслю- чен выход фильтра нижних частот, а выход перестраиваемого генератора через управл емый делитель частоты соединен с первыми входами первого и второго им- пульсно-фазовых детекторов, к вторым входам которых подключены выходы первого и второго делителей частоты соответственно , входы которых соединены с выходом генератора опорной частоты,при этом поразр дные входы всех делителей частоты соединены с выходами управлшощего блока ij .A digital frequency synthesizer is known, which contains a tunable oscillator, to the control input of which a low-pass filter output is sent, and the output of a tunable oscillator is connected to the first inputs of the first and second pulse-phase detectors via a controlled frequency divider, the second inputs of which are connected the outputs of the first and second frequency dividers, respectively, whose inputs are connected to the output of the reference frequency generator, while the bitwise inputs of all frequency dividers are connected to the outputs of the control unit ok ij.

Однако в известном устройстве с целью получени  малого шага перестройки частоты при высоком значении опорных частот используетс  несколько контуров фазовой автоподстройки.However, in the known device, in order to obtain a small frequency tuning step with a high value of the reference frequencies, several phase locked loops are used.

Целью изобретени  $гол етс  получение шага перестройки частоты, меньшего чем разность опорных частот на вторых входах импульсно-фазовых детекторов .The aim of the invention is to obtain a frequency tuning step smaller than the difference of the reference frequencies at the second inputs of the pulse-phase detectors.

Цл  этого в цифровой синтезатор частот , содержащий перестраиваемый генератор , к управл ющему входу которого подключен выход фильтра нижних частот, а выход перестраиваемого генератора через управл емый делитель частоты соединен с первыми входами первого и второго импульсно-фазовых детекторов, к вторым входам которых подключены выходы первого и второго делитолей частоты соответственно, входы которых соединены с выходом генератора опорной частоты, при этом поразр дные входы всех делителей частоты соединены с вь|ходами управл ющего блока, введены последовательно соединенные цифроана- поговый преобразователь, стробирующее устройство .и сумматор, а также порого вый различитель, первый и второй триггеры  первое и второе устройствадл  nopaapfeiHoro совпадений, выходы которых соедйненм с усгановочными входами первого и второго делителей частоты соответственно , при этом выход первого триггера подсоединен к .управл ющим вхо дам первого делител  частоты   первого устройства дл  поразр дного совпадени , выход 8горогчз| триггера соединен с управл ющими входами второго делител  частоты и второго устройства дл  поразр дного совпадени , к выходу управл ющего блока п,с дключены также разр дные входы .. цифроаналогоБого, преобразовател ; и первые разр$1дные входы первого и второго устрсйствI дл  пораар дного сов падени , вторые разр дные входы которь х соединен. с разр дными выходами первого и вгорого делателей частоты со огветсгвеннор выход первого аеп игел  частоты соедк:нен также с первыми вхо дамй порогового различигел  сгробирующего устройс1ва к первого трлгтера, вы ход второго делател  частоты соеданен с вторыми входами порогового различите Ли и строб рующего устройства и с пер БЬШ1 входом второго триггера, выход поро гового раапичжге   .соейннен е вгорьили входами первсго   вт-орого триггеров, а выходы ймпульсно-(|)азовых детекторов подсоедйвены к соответствующим входам сутчалагорвг, выход которого соединен с вхойоы фвльтра НИЖНИХ частот. На чертеже приведена структуриан электрическаа схема синтезатора. Цифровой Синтезатор частот содер-лсит пересгранваемьгй генератор 1, к управл  ютдему входу :5оторого поиключеп выход фзльгра 2. HH5iiHaxt4acTors, а выход пере-ч страиваемого генератора 1 через управл емьй йелйТ Э1ь 3 частоты соединен с первыми входгшй первого 4 и вгорого 5 ймпульсно- фа овых детекторов, к вторым : входам ко торЬЕХ подключены выходы первого 6 и второго 7 деаителей частоты |соо1-В9ТСТБенн 5 входы которых сое динены с выходом генератора 8 опорной чао тоты, при Qfou поразр дные входы всех -делателей Sj 6 и частоты соединены с |выходакш у51р 1впшощего блока 9 послеДовательво соединенные йи оаналоговый преобршаователь lOj стробирующее устройсгво 11 и сумматор I2j а также по роговый раз ичйтель 13, первый 14 и второй 15 трггеры, первое 16 и вто рое 17 устройства дл  поразр дного СОБ падени , выходы которых соединены с усгааовочнымв: входами первого 6   вто 64 2.4 ого 7 делителей частоты, при этом выОД первого триггера 14 подсоединен к управл ющим входам первого делител  астоты 6 и первого устройства дл  поразр дного совпадени  18, выход второо триггера 15 соединен с управл ющими ходами вТорогчз делител  частоты 7 и второго устройства дл  поразр дного совпадени  17, к выходу управл ющего блоха 9 подключены также разр дные входы цифроаналогового преобразовател  Ю, и первые разр дные входы первого 16 н второго 17 устройств дл  поразр дного совпадени , вторые разр дные входы которых соединены с разр дньп ли выходами первого б и второго 7 делителей частоты , выход первого делител  частоты 6 соединен также с первыми входами порогового различителй 13, стробирующего устройства 11 и первого триггера 14, выход второго делител  7 частоты соединен с вторыми входами порогового раз- лйчител  13 и .стробирующего устройства 11 и с первым входом второго триггера 15, выход порогового раа; ичител  13 соединён с вторыми; входами первого 14 щ второго 15 триггеров, а выходы импульсно- |зазо0Ь5Х детекторов 4- и 5 подсоединены к соответствующим входам сумьхатора 12 выход которого соединен с входом фильтра 2 нижних частот. Слштезатор работает следующим образом . В первый момент производитс  задание Ha4iMbHbix временных соотношений между сигналами, которое осуществл ет с  установкой управл емого делител  3 и первого 6 и второго 7 делителей часто ты в начальные состо ни  управл ло щим блоком 9. Это производитс  с той  епыо, чтобы в момент начала работы на входах импу ьсно-фазовых детекторов 4 и S импульс перестраиваемого генератора 1, прошедший через управл емый делитель 3с коэффициентом делени  М, во времени находилс  между опорными i импульсами, сформароваиньшм. из сигнала генератора 8 liyтем делени  на первом и втором делител х частоты 6 и 7 с коэффициентам делени  равными соответственно М„и NJ. На выходе первого импульсно-фазового детектх ра 4 формируетс  сигнал с длительностью импульсов, равной временному рассогласованию опорных импульсов с первого делител  частоты 6 и поделен-т ных импульсов перестраиваемого генератора 1, а на выходе второго  мпульснофазового дегекгора 5 формируетс  сигнал Q длительностью импульсов, равной временному рассогласованию между поделенными нмйульсамй перестраиваемого генератора 1 и опорными импульсами с второго делител  частоты 7, Щзн суммировании этих сигналов на выходе сумматора 12 образуетс  сигнал с периодически измен51юшейс  длительностью положительных и отрицательных импульсов.To do this, a digital frequency synthesizer containing a tunable generator, to the control input of which a low-pass filter output is connected, and the output of a tunable generator is connected to the first inputs of the first and second pulse-phase detectors through the controlled frequency divider, to the second inputs of the first and second frequency dividers, respectively, the inputs of which are connected to the output of the reference frequency generator, while the bitwise inputs of all frequency dividers are connected to the control inputs unit, serially connected digital-to-transducer, gating device, and adder, as well as a threshold discriminator, first and second triggers, first and second devices for nopaapfeiHoro matches, the outputs of which are connected to the operating inputs of the first and second frequency dividers, respectively, and the output of the first the trigger is connected to the control inputs of the first frequency divider of the first device for bit matching, output 8 | the trigger is connected to the control inputs of the second frequency divider and the second device for bit matching, to the output of the control unit p, and also the bit inputs of the DAC, the converter are connected; and the first bits are the 1 inputs of the first and second devices for emergency drop, the second bits of which are connected. With the output outputs of the first and second frequency operators, with the output of the first output frequency needle connection: not only with the first input of the threshold difference between the trigger device and the first trglter, the output of the second frequency splitter is connected to the second inputs of the threshold distinguish Lee and the strobe device and Lane B1N1 with the input of the second trigger, the output of the trigger signal, the signal is burnt by the inputs of the first second trigger, and the outputs are pulse (|) of the basic detectors connected to the corresponding inputs of the sensor, you od is connected to the lowpass vhoyoy fvltra. The drawing shows the structure of the electrical circuit of the synthesizer. The Digital Frequency Synthesizer contains a cross-edge oscillator 1, to control the input: 5 of which is the output of the PCR 2 output. new detectors, to the second: the inputs of the FOREH are connected to the outputs of the first 6 and second 7 frequency switches | co1-V9TSTBenn 5 whose inputs are connected to the generator output 8 of the reference frequency, at Qfou the bit inputs of all Sj 6 dividers and frequencies are connected to | exit u51r 1vpshoshe The second block 9 is connected in a single analog converter lOj gateway device 11 and adder I2j as well as horn divider 13, first 14 and second 15 trggers, first 16 and second 17 bit-sized GFUs, the outputs of which are connected to each other and 16 the first 6 wto 64 2.4 th 7 frequency dividers, the output of the first trigger 14 is connected to the control inputs of the first frequency divider 6 and the first device for random matching 18, the output of the second trigger 15 is connected to the control turns frequency bodies 7 and the second device for bit matching 17, the output inputs of the control flea 9 are also connected to the bit inputs of the digital to analog converter Yu, and the first bit inputs of the first 16 n second 17 devices for bit matching, the second bit inputs of which are connected to discharging the outputs of the first b and second 7 frequency dividers, the output of the first frequency divider 6 is also connected to the first inputs of the threshold discriminator 13, the gate device 11 and the first trigger 14, the output of the second frequency divider 7 is connected the second inputs of different threshold lychitel .strobiruyuschego devices 13 and 11 and to a first input of the second flip-flop 15, the output of the threshold paa; Reading 13 is connected with the second; the inputs of the first 14 and the second 15 trigger, and the outputs of the pulsed detectors 4- and 5 are connected to the corresponding inputs of the sucker 12 whose output is connected to the input of the low-pass filter 2. Slastezator works as follows. At the first moment, the Ha4iMbHbix time relationship between the signals is made, which takes place with the installation of a controlled divider 3 and the first 6 and second 7 frequency dividers in the initial states of the control unit 9. This is done with that at the inputs of the impulse-phase detectors 4 and S, the pulse of the tunable generator 1, which passed through the controlled divider 3 with the division factor M, was in time between the reference i pulses, the shape of the pin. from the signal of the generator 8, the division on the first and second dividers of frequency 6 and 7 with division factors equal, respectively, to M "and NJ. At the output of the first pulse-phase detector 4, a signal is generated with a pulse duration equal to the time mismatch of the reference pulses from the first frequency divider 6 and the divided pulses of the tunable generator 1, and at the output of the second mp3-phase degegor 5 a signal Q is formed with a pulse duration equal to the time misalignment between divided nmulsamy tunable generator 1 and the reference pulses from the second frequency divider 7, Schzn summation of these signals at the output of the adder 12 a signal with periodically izmen51yusheys duration of positive and negative pulses.

На вход сумматора 12, кроме того, подаетс  сигнал цифроаналогового преобразовател  Ю, прошедший через стробирующее устройство 11. Стробирующее устройство 11 осуществл ет стробировакие проход щего сигнала на врем , равное рассогласованию опорных сигналов, которые подаютс  на его управл ющие входы с выходов первого и второго дел тепей частоты б и 7. Щ)н этом в сигнале иа выходе сумматора 12 амплитуда положительных импульсов в общем случае не равна амплитуде отрииателы ых импуль:сов , гак как сигнал цифроаналогового преобразовател  1О приводит к увапиче- 25 с нию амплитуды одних импул-ьсов и к равнозначному уменьшению амЕШИГуды других . ГЪспе фильтрации сук1марного сигнала на фильтре 2 угфавлшошеё напр жение, пропорциональное интегралу от посто нной составл ющей суммарного сигнала, поступает на управление перестраиваемым генератором 1. В пороговом разлнчителе 13 производитс  сравнение временных интервалов между опорными сигналами с пороговым, и, когда эти интервалы станов тс  меньше порогового, осуществл етс  временной сдвиг onopHbixi сигналов. Сдвиг осущест- ва етс  при поступлении сигналов с первого триггера 14 на управл ющие входы первого и второго делителей частоты 6 (7) и первого н второго устройств дл  поразр дного совпадени  16 (17), вььходы и первые разр дные входы которых соединены соответственно со (вспомогательными входами и разр дными выходами соответствующих первого и второго делите ей частоты 6 (7). .При этом производитс  разовое уменьшение коэффици- ента делени  первого делител  частоты 6 , А на K,j н увеличение коэффициента /делени  второго делител  частоты 7 Н на Kg. При этом выходной импульс первого делител  частоты 6 сдвигаетс  влево на К. TO , а второго делител  7 чаотогы вправо на Kg Т, где TQ- периодThe input of the adder 12, in addition, provides a signal of a digital-to-analog converter Yu passed through the gateway device 11. The gateway device 11 performs a gate streaming signal for a time equal to the error of the reference signals that are fed to its control inputs from the outputs of the first and second cases In the frequency of b and 7. Sch), in the signal of the output of the adder 12, the amplitude of the positive pulses in the general case is not equal to the amplitude of the output impulses: so, as a signal of the digital-to-analog converter 1O um to 25 uvapiche- with NIJ amplitude-sov some momentum and to equivalent reduction amEShIGudy other. The filtering of the superscript signal on the filter 2 is a voltage that is proportional to the integral of the constant component of the sum signal and is controlled by the tunable generator 1. In the threshold resolver 13, the time intervals between the reference signals are compared with the threshold, and when these intervals become less threshold, the time shift of the onopHbixi signals is made. The shift is performed when signals from the first trigger 14 arrive at the control inputs of the first and second frequency dividers 6 (7) and the first and second second devices for bit matching 16 (17), the inputs and the first bit inputs of which are connected respectively to ( auxiliary inputs and bit outputs corresponding to the first and second frequency divisions of 6 (7). This produces a one-time decrease in the division factor of the first frequency divider 6, A by K, j and an increase in the ratio / division of the second frequency divider 7 N by Kg With This output pulse of the first divider of frequency 6 is shifted to the left by K. TO, and the second divider 7 is shifted to the right by Kg T, where TQ is the period

колебаний этапонного генератора. Сдвину тые выходные импульсы первого 6 и второго 7 делителей частоты возвращают соответствующие первый 14   егорой 15 триггеры в исходные состо ни . ,oscillations stadium generator. The shifted output pulses of the first 6 and second 7 frequency dividers return the corresponding first 14 times 15 triggers to their original states. ,

Claims (1)

1. Патент США № 3588732, кл. 331-2, 28.06.71.1. US patent No. 3588732, CL. 331-2, 06.26.71.