SU915163A1 - Способ защиты преобразователя 1 / - Google Patents

Способ защиты преобразователя 1 / Download PDF

Info

Publication number
SU915163A1
SU915163A1 SU792778684A SU2778684A SU915163A1 SU 915163 A1 SU915163 A1 SU 915163A1 SU 792778684 A SU792778684 A SU 792778684A SU 2778684 A SU2778684 A SU 2778684A SU 915163 A1 SU915163 A1 SU 915163A1
Authority
SU
USSR - Soviet Union
Prior art keywords
signal
inverter
signals
time
output
Prior art date
Application number
SU792778684A
Other languages
English (en)
Inventor
Valerij V Artemev
Nikolaj G Prikhodko
Original Assignee
Valerij V Artemev
Nikolaj G Prikhodko
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valerij V Artemev, Nikolaj G Prikhodko filed Critical Valerij V Artemev
Priority to SU792778684A priority Critical patent/SU915163A1/ru
Application granted granted Critical
Publication of SU915163A1 publication Critical patent/SU915163A1/ru

Links

Landscapes

  • Inverter Devices (AREA)

Description

Изобретение относится к электротехнике, а именно к преобразовательной технике, и может быть использовано в схемах защиты тиристорных преобразователей.
Известен способ защиты тиристорных преобразователей, заключающийся в том, что по сигналу аварии отключают преобразователь [1].
Недостатком этого способа является низкая надежность.
Наиболее близким по технической сущности и достигаемому результату к предлагаемому является способ защиты преобразователя, состоящего из выпрямителя, питающего несколько инверторов, при котором по сигналу аварии какого-либо инвертора на заданное время запрета отключают выпрямитель (2).
Недостатком известного способа является невысокая селективность.
Цель изобретения - повышение надежности .
Эта цель достигается тем, что записывают сигнал аварии и на заданное время запрета блокируют запись сигналов от других инверторов, а по
. истечении времени запрета в течение заданного времени контроля подсчи2
тывают число сигналов от данного инвертора, повторяя при каждом сигнале указанные выше действия, и при
5 достижении определенного числа сигналов отключают инвертор, а по исте· чении времени контроля стирают все записи.
На чертеже приведена блок-схема,
10 поясняющая способ защиты преобразователя, состоящего из выпрямителя и двух инверторов (А и В).
Блок-схема содержит логический элемент ИЛИ 1 и два элемента 2.и 3 совпадения, два триггера 4 и 5 с раздельными входами, два счетчика б и 7 импульсов, два формирователя выдержки времени - одновибраторы 8 и 9 и формирователь 10 сигнала.
2θ'Один вход первого элемента ИЛИ 1 соединен с первым входом элемента совпадения 2. Другой вход элемента 1 соединен с первым входом элемента 3. Выход элемента 2 соединен с первым входом триггера 4, выход
25 элемента 3 соединен с первым входом триггера 5. Выход элемента 1 соединен со входом одновибратора 8, к выходу которого подключены формирователь 10 и одновибратор 9. Выход
30 формирователя 10 подключен ко вто3
915163
4
рым входам триггеров 4 и 5. выход одновибратора 9 подключен к установочным входам счетчиков 6 и 7, счетные входы которых подключены к прямым выходам триггеров 4 и 5 соответственно. Инверсный выход триггера 4 подключен ко второму входу элемента 3 совпадения, инверсный выход триггера 5 подключен ко второму входу элемента 2 совпадения.
Сигналы аварии из инверторов А и В поступают на соответствующие входы элемента ИЛИ 1 и первые входы элементов 2 и 3 совпадения. Сигнал, пришедший первым (предположим, что это сигнал с инвертора А), пройдя через элемент ИЛИ 1, запускает одновибратор 8, до прихода этого сигнала триггеры 4 и 5 находились в исходном состоянии, что соответствует сигналу ''1'’ на их инверсных выходах, подключенных ко вторым входам элементов 2 и 3 совпадения. Поэтому сигнал аварии с инвертора А проходит через элемент 2 и меняет состояние триггера 4. Вследствие этого на инверсном выходе триггера 4 появляется ''0'', который препятствует прохождению сигналов аварии инвертора В через элемент 3 совпадения. Тем самым блокируется прохождение сигналов инвертора В в соответствующий этому инвертору регистрирующий канал, образованный триггером 5 и счетчиком 7. Сигнал »’ι’’ с прямого выхода триггера поступаетна счетный зход счетчика 6 и запоминается в нем. Выходной сигнал одновибратора 8 осуществляет запуск одновибратора 9 и поступает в исполнительную схему в качестве команды на отключение выпрямителя на время запрета, определяемое длительностью этого сигнала. В момент окончания сигнала· на выходе одновибратора 8 формирователь 10 по заднему фронту этого сигнала формирует сигнал, устанавливающий триггер 4 в исходное состояние. По окончании интервала времени запрета происходит повторное включение выпрямителя и начинается отсчет времени контроля, осуществляемого разностью интервалов времени выдержки формирователей 9 и 8. Если до истечения времени
контроля повторится приход сигналов аварий с инверторов А и В, то сигнал, поступивший первым, пройдя через элемент ИЛИ 1, вновь запустит одновибратор 8 и изменит исходное состояние триггера соответствующего регистрирующего канала. В случае, когда первым сигналом аварии вновь будет сигнал из инвертора А, сигнал ''1'' с прямого выхода триггера 4 вторично поступит на счетный вход счетчика 6, и если емкость счетчика равна двум, то на его выходе появляется сигнал ''1'', служащий командой на отключение инвертора А. Если же после повторного включения выпрямителя в интервале времени контроля сигналы аварии из инверторов не поступят, то на выходе одновибратора |9 появляется сигнал ''О1', который устанавливает счетчики 6 и 7 в исходное нулевое состояние.

Claims (1)

  1. Формула изобретения
    Способ защиты преобразователя, состоящего из выпрямителя, питающего несколько инверторов, при котором по сигналу аварии какого-либо инвертора на заданное время запрета отключают выпрямитель, отличающий с я тем,что, с целью повышения надежности,записывают сигнал аварий и на заданное время запрета блокируют запись сигналов от других инвертором, а по истечении времени запрета в течение заданного времени контроля подсчитывают число сигналов от данного инвертора, повторяя при каждом сигнале указанные выше действия, и при достижении определенного числа сигналов отключают инвертор, а по истечении времени контроля стирают все записи.
SU792778684A 1979-06-11 1979-06-11 Способ защиты преобразователя 1 / SU915163A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792778684A SU915163A1 (ru) 1979-06-11 1979-06-11 Способ защиты преобразователя 1 /

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792778684A SU915163A1 (ru) 1979-06-11 1979-06-11 Способ защиты преобразователя 1 /

Publications (1)

Publication Number Publication Date
SU915163A1 true SU915163A1 (ru) 1982-03-23

Family

ID=20833134

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792778684A SU915163A1 (ru) 1979-06-11 1979-06-11 Способ защиты преобразователя 1 /

Country Status (1)

Country Link
SU (1) SU915163A1 (ru)

Similar Documents

Publication Publication Date Title
SU915163A1 (ru) Способ защиты преобразователя 1 /
US3705358A (en) Digital prf filter
SU1324096A1 (ru) Преобразователь серии импульсов в пр моугольный импульс
RU1803969C (ru) Устройство дл выделени импульсов из последовательности
SU1287265A1 (ru) Устройство дл контрол периода импульсной последовательности
SU1042184A1 (ru) Резервированное пересчетное устройство
SU485392A1 (ru) Цифровой временной дискриминатор
SU1058042A1 (ru) Селектор импульсных сигналов
SU570055A1 (ru) Устройство дл контрол импульсных схем
SU1144111A1 (ru) Устройство дл контрол статистических анализаторов (его варианты)
SU511722A1 (ru) Распределитель импульсов
SU1086407A1 (ru) Устройство дл допускового контрол параметров
SU1432520A1 (ru) Многоканальное устройство приоритета
SU1193784A1 (ru) Устройство дл формировани пачки импульсов
SU1200397A1 (ru) Формирователь импульсов
SU558273A1 (ru) Двухканальное устройство дл временного разделени импульсов
SU1088114A1 (ru) Программируемый преобразователь код-временной интервал
SU1053340A1 (ru) Многоканальный резервированный формирователь тактовых импульсов
SU1156070A1 (ru) Устройство дл умножени частоты на код
SU976499A1 (ru) Коммутатор
SU839067A1 (ru) Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи
SU1345329A1 (ru) Устройство защиты от дребезга
SU1182667A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1652986A1 (ru) Устройство дл селекции признаков при распознавании образов
SU943980A1 (ru) Устройство дл контрол @ -канальной системы управлени вентильным преобразователем