SU1144111A1 - Устройство дл контрол статистических анализаторов (его варианты) - Google Patents

Abstract

1. Устройство дл  контрол  статистических анализаторов, содержащее генератор импульсов, два формировател  образцового сигнала, два формировател  вида коррел ционной зависимости, два фильтра нижних частот , блок задержки и блок контрол  образцового сигнала, причем выход генератора импульсов соединен с первын тактовым входом блока контрол  образцового сигнала, с информационными входами первого формировател  образцового сигнала и через блок задержки с вторым тактовым входом блока контрол  образцового сигнала и. с, информационными входами второго формировател  образцового сигнала, выходы первого и второго формирователей образцового сигнала соединены соответственно с входами первого и второго формирователей вида коррел ционной , зависимости соответственно, выходы которых соединены с входами первого и второго фильтров нижних частот соответственно, выходы которых образуют первый и второй выходы устройства соответственно, блок контрол  образцового сигнала содер- , жит два счетчика и запоминающий блок, причем счетные входы первого и второго счетчиков  вл ютс  первым и вторым тактовыми входами блока контрол  образцового сигнала соответственно , выход блока контрол  образцового сигнала соединен с входами сброса первого и второго формирователей образцового сигнала, о т л и ч а ющ е е с   тем, что, с целью повьпиени  производительности контрол , блок контрол  образцового сигнала дополнительно сЬдержит блок задани  интервалов контрол , две схемы сравнени , группу сумматоров по мо-. (Л дулю два, группу элементов И и два элемента ИЛИ, причем выходы первого и второго формирователей образцового сигнала соедине-ы с первой и второй группами информационных входов блока контрол  образцового сигнала соответственно, выходы блока 4 задани  интервалов контрол  соединеi ( ны соответственно с первыми группами входов первой и второй схем сравнени , вторые группы входов которых соединены с выходами первого и второго счетчиков соответственно, выход первой схемы сравнени  соединен с входом разрешени  записи запрминающего блока и с первым входом первого элемента ИЛИ, выход которого соединен с входом сброса первого счетчика, выход второй схемы сравнени  соединен с входом сброса второго счетчика , с первыми входами элементов И группы и с входом разрешени  считывани  .запоминающего блока, выходы

Description

которого соединены соответственно с первыми входами сумматоров по модулю два группы, вторые входы которых соединены соответственно с выходами элементов И группы, вьсходы сумматоров по модулю два группы соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом первого элемента ИЛИ и  вл етс  выходом блока контрол  образцового сигнала, соединенным с входом сброса блока задержки, информационные входы запоминающего блока образуют первую группу информационных входов блока контрол  образцового сигнала, вторую группу информационных входов которого образуют вторые входы элементов И группы. I

2. Устройство дл  контрол  статитических анализаторов, содержащее генератор импульсов, два формировател  образцового сигнала, два формировател  вида коррел ционной зависимости , два фильтра нижних частот , блок задержки и блок контрол  образцового сигнала, причем выход генератора импульсов соединен с информационными входами формировател  образцового сигнала и с первым входом блока задержки, первый выход которого соединен с информационными входами второго формировател  образцового сигнала, выходы первого и второго формирователей образцового сигнала соединены соответственно с входами первого и формирователей вида коррел ционной зависимости соответственно, выходы которьпх соединены с входами первого и второго фильтров нижних частот соответственно , выходы которых образуют первый и второй выходы устройства соответственно, блок контрол  образ .цового сигнала содержит запоминающий блок, причем выход блока контрол  образцового сигнала соединен с входами сброса первого и второго формирователей образцового сигнала, отличающеес  тем, что, с целью повышени  производительност контрол , блок контрол  образцового сигнала дополнительно содержит группу сумматоров по модулю два, группу элементов И, счетньп триггер, два формировател  импульсов и элемент ИЛИ, блок задержки содержит счетчик триггер и элемент И, выход которого  вл етс  первым выходом блока задер

ки, первый вход которого соединен с первым входом элемента И и со счетным входом счетчика, выход счетчика соединен с 6 -входом триггера, с входом сброса счетчика и  вл етс  вторым выходом блока задержки, который соединен с тактовым входом блока контрол  образцового сигнала, второй .вход блока задержки соединен с R входом триггера, выход которого соединен с вторым входом элемента И, выходы первого и второго формирователей образцового сигнала соединены с первой и второй группами информационных входов блока контрол  образцового сигна.па соответственно, тактовый вход блока контрол  образцового сигнала соединен со счетным входом триггера, первый выход которого соединен через первый формирователь импульсов с входом разрешени  записи запоминающего блока, информационные входы которого образуют первую группу информационных входов блока контрол  образцового сигнала, второй выход триггера через второй формирователь импульсов соединен с первыми входами элементов И группы и с входом разрешени  считывани  запоминающего блока, выходы которого соединены соответственно с первыми входами сумматоров по модулю два группы, выходы элементов И группы соединены соответственно с вторыми входами сумматоров по модулю два группы, выходы которых соединены с входами элемента ИЛИ, выход которого  вл етс  выходом блока контрол  образцового сигнала и соединен с вторым входом блока задержки, втора  группа информационных входов блока контрол  образцового сигнала соединен

с вторыми входами элементов И группы I

3. Устройство дл  контрол  статистических анализаторов, содержащее генератор импульсов, два формировател  образцового сигнала, два формировател  вида коррел ционной зависимости , два фильтра нижних частот, блок задержки и блок контрол  образцового сигнала, причем выход генератора импульсов соединен с информационными входами первого формировател  образцового сигнала и с первым входом блока задержки, первьй вькод которого соединен с информационными входами второго формировател  образцового сигнала, выходы первого и второго формирователей образцового сигнала соединены соответственно с входами первого и второго формировате- , лей вида коррел ционной зависимости соответственно,выходы котррьк соединены с входами первого и второго фильтров нижних частот соответствен- ; но, выходы которых образуют первьй и второй выходы устройства соответственно , блок контрол  образцового сигнала содержит запоминающий блок и счетчик, счетный вход которого  вл етс  тактовым входом блока контрол  образцового сигнала, первый вькод которого соединен с входами сброса первого и второго формирователей образцового сигнала, отличающеес  тем, чтр, с целью повьппени . производительности контрол , блок контрол  образцового сигнала дополнительно содержит ;|;ва формировател  импульсов, группу сумматоров по модулю два, группу элементов И, .триггер и два элемента ИЛИ, блок задержки содержит счетчик, триггер и элемент И, выход которого  в- л етс  первым выходом блока задержки , первый выход которого соединен с первым входом элемента И и со счетным входом счетчика, вход сброса которого  вл етс  вторым входом блока задержки, ёыход счетчика блока задержки соединен с 5 -входом триггера и  вл етс  вторым выходом блока задержки, который соединен с входом разрешени  сравнени  и с тактовым входом блока контрол  образцового сигнала, третий вход блока задержки соединен с R -входом триггера , выход которого соединен с вторым входом .элемента И, вькод счетчика блока контрол  образцового сигнала соединен с 6 -входом триггера,/с

11441

первым входом первого элемента ИЛИ и  вл етс  вторым выходом блока контрол  образцового сигнала, который соединен с вторым входом блоказадержки , вход разрешени  сравн(ени  блока контрол  образцового сигнала соединен с R -входом триггера, пер .вЫй выход которого соединен через первьй формирователь импульсов с входом разрешени  записи запо шнающего блока, информационные входы которого образуют первую группу информационных входов блока контрол  образцового сигнала, второй выход триггера блока контрол  образцового сигнала соединен через второй формирователь импульсов с первыми входами элементов И группы и с выходом разрешени  считывани  запоминаннцего блока, выходы которого соединены соответственно с первыми входами сумматоров по модулю два группы, выходы элементов И группы соединены соответственно с вторыми входами сумматоров по модулю два группы, выходы которых соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом первого элемента ИЛИ и  вл етс  первым выходом блока контрол  образцового сигнала, которьп соединен с третьим входом блока задержки, вторые входы элементов И группы.. образуют вторую группу информационных входов блока контрол  образцового сигнала, выход первого .элемента ИЛИ которого соединен с входом сброса счетчика, перва  и втора  группы информационных входов блока контрол  образцового сигнала соединены с выходами первого и второго формирователей обр.азцового сигнала соответственно .

f ,

Изобретение относитс  к вычислительной технике и может быть использовано дл  автоматической проверки и контрол  статистических анализаторов , в частности коррелометров.

Известно устройство дл  контрол  статистических анализаторов, содержащее два формировател  образцового сигнала, два формировател  вида коррел ционной зависимости, два .фильтра нижних частот,тактовый генератор, блок формировани  запаздывани , счетчик импульсов и сумматор по модулю два lj 3 Недостатком такого устройства  вл етс  его низка  достоверность из-за отсутстви  контрол  формируемой М-последовательности, Наиболее близким по технической сущности к за вл емому  вл етс  уст ройств.о дл  контрол  статистически анализаторов, содержащее два формировател  образцового сигнала два формировател  вида коррел ционной зависимости, два фильтра нижних час тот, генератор тактовых импульсов, блок запаздывани  и блок контрол  комбинаций образцового сигнала, чет ре входа которого соединены соответ ственно с генератором тактовых импульсов , выходами соответствующих ступеней обоих формирователей образ цового сигнала и выходом блока запаздывани , а выход блока контрол  комбинаций образцового сигнала подключен к шинам сброса обоих формиро вателей образцового сигнала устройства , состо щий из первого счетчика вход которого подключен к первому входу блока, а выход первого счетчи ка соединен с первым входом первого элемента И, второй вход которого подключен к,второму входу блок а выход первого элемента И через запоминающее устройство подключен к первому входу второго элемента И, другой вход которого соединен с выходом второго счетчика, вход которо го подключен к четвертому входу бло ка, и входом третьего элемента И, другой вход которого соединен с третьим входом блока, а выходы второго и третьего элементов И подключены к входам сумматора по модулю два, выход которого соединен с выхо дом блока контрол  2. Недостатком известного устройства  вл етс  низка  производительнос контрол , так как оно формирует сиг нал о сбое М-последовательности только один раз по истечении выбран ной длительности реализации, равной примерно не менее длительности одной трети М-последовательности, с.ос тавл ющей дес тки минут. Цель изобретени  - повышение производительности контрол . Поставленна  цель достигаетс  те что в устройстве дл  контрол  статистических анализаторов по первому варианту,содержащем генератор им114 пульсов, два формировател  образцового сигнала,два формировател  вида коррел ционной зависимости, два фильтра нижних частот, блок задержки и блок контрол  образцового сигнала , причем выход генератора импульсов соединен с первым тактовым входом блока контрол  образцового сигнала, с информационными входами первого формировател  образцового сигнала и через блок задержки - с вторым тактовым входом блока контрол  образцового сигнала и с информационными входами второго формировател  образцового сигнала, выходы первого и второго формирователей образцового сигнала соединены соответственно с входами первого и второго формирователей вида коррел ционной зависимости соответственно., выходы которых соединены с входами первого и второго фильтров нижних частот соответственно,выходы которых образуют первый и второй выходы устройства соответственно, блок контрол  образцового сигнала содержит два счетчика и запоминающий блок, причем счетные входы первого и второго счетчиков  вл ютс  первым вторым тактовыми входами блока контрол  образцового сигнала соответственно , выход блока контрол  образцового сигнала соединен с входами сброса первого и второго формирователей образцового сигнала, блок контрол  образцового сигнала дополнительно содержит блок задани  интервалов контрол , две схемы сравнени , группу сумматоров по модулю два, группу элементов И и два элемента ИЛИ, причем выходы первого и второго формирователей образцового сигнала соединены с первой и второй группами информационных входов блока контрол  образцового сигнала соответственно , выходы блока задани  интервалов контрол  соединены соответственно с первыми группами входов первой и второй схем сравнени , вторые группы входов которых соединены с выходами первого и второго счетчиков соответственно, вькод первой схемы сравнени  соединен с входом разрещени  записи запоминающего блока и с первым входом первого элемента ИЛИ, выход которого соединен с входом сброса первого счетчика, выход второй схемы сравнени  соединен с входом 5 .Г сброса второго) счетчика, с первыми входами элементов И-группы и с входом разрешени  считывани  запоминающего блока, вьсходы которого соединены соответственно с первыми входами сумматоров по модулю два группы, вто рые входы которых соединены соответственно с выходами элементов И группы , выходы сумматоров по модулю два группы соединены с входами второго эле мента ИЛИ,выход которого соединен с вт рым входом первого элемента ИЛИ и .  вл етс  выходом блока контрол  образцового сигнала, соединенным с входом-сброса блока задержки, информационные входы запоминающего блока образуют первую группу информационны входов блока контрол  образцового сигнала, вторую группу информационных входов которого образуют вто-рые входы элементов И группы. Поставленна  цель достигаетс  тем, что в устройстве дл  контрол  статистических анализаторов по втором варианту блок контрол  образцового сигнала дополнительно содержит группу сумматоров по модулю два, группу элементов И, счетньм триггер, два формировател  импульсов н элемент ИЛИ, блок заде.ржки содержит счетчик, триггер и элемент И, выход которого  вл етс  первым вькодом блока задержки , первый вход которого соединен с первым входом элемента И и со счетным входом счетчика, выход счетчика соединен с 5 - входом триггера с входом сброса счетчика и  вл етс  вторым выходом блока задержки, который соединен с тактовым входом блока контрол  образцового сигнала, второй вход блока задержки соединен с R-входом триггера, выход которого соединен с вторым входом элемента И выходы первого -и второго формирователей образцового сигнала соединены с первой и второй группами информационных входов блока контрол  образцового сигнала соответственно, такгтовый вход блока контрол  образцового сигнала соединен со счетным входом триггера, первый выход которо го соединен через первый формирователь импульсов с входом разрешени  записи запоминающего блока, информационные входы которого образуют первую группу информационных входов блока контрол  образцового сигнала, второй выход триггера через второй 11 6 формирователь импульсов соединен с первыми входами элементов И группы и с входом разрешени  считывани  запоминающего блока выходы которого соединены соответственно с первыми входами сумматоров по модулю два группы, вьЕходы элементов И группы соединены соответственно с вторыми входами сумматоров по модулю два группы, выходы которьЕХ соединены с входами элемента ИЛИ, выход которого  вл етс  выходом блока контрол  образцового сигнала и соединен с вторым входом блока задержки, втора  группа информационных входов блока контрол  образцового сигнала соединена с вторыми входами элементов И группы. Поставленна  цель достигаетс  тем, что в устройстве дл  контрол  статистических анализаторов по треть ему варианту блок контрол  образцового сигнала дополнительно содержит два формировател  импульсов, группу сумматоров по модулю два,группу элементов И, триггер и два элемента ИЛИ, блок задержки содержит счетчик, триггер и элемент И, выход которого (Явл етс  первым выходом блока задержки , первьш вход которого соединен с первым входом элемента И и со счетным входом счетчика, вход сброса которого  вл етс  вторым входом блока задержки, выход счетчика блока задержки соединен с 5 -входом триггера и  вл етс  вторым выходом блока задержки, которьй соединен с входом разрешени  сравнени  и с тактовым входом блока контрол  образ- ч цового сигнала, третий вход блока задержки соединен с R -входом триггера , выход которого соединен с вторым входом элемента И, выход счетчика блока контрол  образцового сигнала соединен с 5 -входом триггера, с первым входом,первого элемента ИЛИ и  вл етс  вторым выходом.блока контрол  образцового сигнала, который соединен с вторым входом блока задержки , вход разрешени  сравнени  блока контрол  образцового сигнала соединен с -входом триггера, первый выход которого соединен через первый формирователь импульсов с входом разрешени  записи запоминающего блока, информационные входы которого образуют первую группу информационных входов блока контрол  . 711 образцового сигнала, второй выход триггера блока контрол  образцового сигнала соединен через второй формирователь иг пульсов с первыми входами элементов И группы и с входом разрешени  считывани  запоминающего блока, выходы которого соединены соответственно с первыми входами сумматоров по модулю два группы, выходы элементов И группы соединены соответ ственно с вторыми входами сумматоров по модулю два группы, выходы которых соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом первого элемента ИЛИ и  вл етс  первым выходом блока контрол  образцового сигнала, которьй соединен с третьим входом блока задержки, вторые входы элементов И группы образуют вторую группу информацнонных входов блока контрол  образцового сигнала, выход первого элемента ИЛИ которого соединен с вх дом сброса счетчика, перва  и втора группы информационных входов блока контрол  образцового сигнала соеди нены с выходами первого и второго формирователей образцового сигнала соответственно. На .фиг. 1 представлена функциональна  схема устройства по первом варианту; на фиг. 2 - то же, по вто рому вариантуj на фиг. 3 - то же, по третьему варианту. Устройство по первому варианту содержит генератор 1 тактовых импул сов, формирователи 2 и 3 образцового сигнала, формирователи 4 и 5 вид коррел ционной зависимости, блок 6 задержки, фильтры 7 и 8 нижних частот, блок 9 контрол  образцового сигнала, счетчики 10 и 11, группу сумматоров 12 по модулю два, схемы 13 и 14 сравнени , группу элементов И 15, блок 16 задани  интервалов контрол , элементы ИЛИ 17 и 18. и за поминающий блок 19. Устройство по второму варианту содержит генератор 20 тактовых импульсов , формирователи 21 и 22 обра цового сигнала, формирователи 23 и 24 вида коррел ционной зависимости блок 25 задержки, фильтры 26 и 27 нижних частот, блок 28 контрол  образцового сигнала, запоминающий блок 29, формирователи 30 и 31 импульсов , группу сумматоров 32 по мо дулю два, элемент ИЛИ 33, группу элементов И 34, счетный триггер 35, счетчик 36, триггер 37 и элемент И 38. Устройство по третьему варианту содержит генератор 39 тактовых импульсов , формирователи 40 и 41 образцового сигнала, формирователи 42 и 43 вида коррел ционной зависимоети , блок 44задержки, фильтры 45 и 46 нижних частот, блок 47 контрол  образцового сигнала, запоминающий блок 48, группу элементов И 49, группу сумматоров 50 по модулю два, элементы ИЛИ 51 и 52, формирователи 53 и 54 импульсов, триггеры 55 и 56, счетчики 57 и 58 и элемент И 59. Формирователь образцового сигнала может быть выполнен в виде регистра сдвига с обратными св з ми через сумматор по модулю два, а формирователь вида коррел ционной зависимости - в виде цифроаналогового преобразовател . ( Устройство по первому варианту работает следук цим образом. Тактовые импульсы с генератора 1 поступают на входы формировател  2 образцового сигнала первого (незадержанного ) канала и счетчик 10 блока 9 контрол  образцового сигнала . Генерируемые М-последовательности с выходов формировател  2 поступают на входы формировател  4 вида коррел ционной зависимости, а затем через фильтр 7 нижних частот на выход устройства. Интервал контрол  задаетс  блоком 16 в виде кода, который посто нно присутствует на входах схем 13 и 14 сравнени . Спуст  врем  запаздывани  с момента пуска и начала счета счетчиком 10 - внутри первого интервала контрол  в канале без запаздьгеани  начинают работать формирователь 3 образцового сигнала задержанного канала и счетчик 11. По истечении выбранной длительности контрол  код счетчика 10 становитс  равным заданному блоком 16. коду, и на выходе схемы 1.3 сравнени  формируетс  сигнал, по которому в запоминающий блок 19 записываетс  код М-последовательности, присутствующий в этом такте контрол  на выходах формировател  2. Одновременно под действием этого с.игнала. поданного через элемент 9. ИЛИ 18 на вход счетчика 10 импульсов , счетчик устанавливаетс  в исхо мое состо ние после чего снова начинает счет тактовых импульсов в следующем интервале контрол . При совпадении кода счетчика 11 кодом заданного интервала контрол  на выходе схемы 14 сравнени  формируетс  сигнал, по которому устанавливаетс  в исходное состо ние счетчик 11 и разрешаетс  сравнение кода хран щегос  в запоминающем блоке 19, с кодом, присутствующим в этом такте на выходах формировател  3 образцового сигнала второго (задержанного ) канала, В случае их несовпадени  на выходе элемента ИЛИ 17 формируетс  сигнал сбо , по которому устанавливаютс  в исходное состо ние формирователи 2 и 3, блок 6 задержки и счетчик 10. В случае отсутстви  сбо  процесс формировани  образцового сигнала в обоих каналах и счет тактов продолжаютс  аналогично описанному. Устройство по второму варианту работает следующим образом. Формирование и выдача М-последовательностей осуществл ютс  аналогично первому варианту. По истечении выбранного интервал задержки с выхода счетчика 36 блок 25 на вхоД счетного триггера 35 в такте контрол  поступает импульс, под действием которого триггер 35 срабатывает через формирователь 3-1, на вход запоминающего блока 29 подаетс  сигнал записи кода М-последо вательности, присутствующего в этом такте на выходах формировател  21 образцового сигнала. Одновременно на S -вход триггера 37 поступает им пульс, под действием которого этот триггер перебрасываетс  из начально го (нулевого) состо ни , и через элемент 38 тактовые импульсы с выхо да генератора 20 поступают на входы формировател  22 образцового сигнал а счетчик 36 возвращаетс  в исходно состо ние. По истечении двойного времени за паздьшани  (с момента пуска) на вхо счетного триггера 35 в следующем такте контрол  снова поступает сле дующий (второй) импульс с выхода счетчика 36 формировани  запаздывани , под действием которого счетный триггер 35 перебрасываетс  в началь 1110 ное состо ние, и своим фронтом, действующим через формирователь 30 импульсов, выдает сигнал разрешени  считывани  (он же сигнал разрешени  сравнени ) на управл ющие входы запоминающего блока 29 и группы элементов И 34. Под действием этого сигнала коды - хран щийс  в запоминающем блоке 29 и присутствукнций в этом такте на выходах формировател  22 образцового сигнала - поступают одновременно на входы сумматоров 32 по модулю два группы, выходы которых объединены элементом ИЛИ 33. В случае несовпадени  кодов вырабатываетс  сигнал сбо  и сброса в начальное состо ние, поступающий на управл ющие входы блока 25 и формирователей 21 и 22, Дальнейша  работа устройства происходит аналогично указанной работе устройства, при этом интервал между тактами контрол  равен vдвoeннoмy запаздыванию, а запоминающий блок всегда адноадресный. Устройство по третьему варианту. работает следующим образом. Формирование и выдача М-последовательностей осуществл ютс  айалогично двум предыдущим вариантам. По истечении выбранной длительности интервала контрол , складывающейс  из времени заполнени  счетчиков 37 и 58,на S -вход триггера 55 в такте контрол  поступает импульс, под действием которого триггер устанавливаетс  в единицу из начального состо ни , и через формирователь 53 поступает на вход запоминающего блока 48 сигнал разрешени  записи, под действием которого код М-последовательности , присутствующий в этом такте на выходах формировател  40 образцового сигнала, записываетс  в 3апоминак ций блок 48. Ранее этого момента на врем  работы счетчика 58 по истечении времени запаздывани  с момента пуска Мпоследовательности , задаваемого счетчиком 57, с его выхода на S -вход триггера 56 поступает импульс, под действием которого триггер устанавливаетс  в единичное состо ние, открыва  элемент И 59 дл  пропускани  тактовых импульсов генератора 39 на вход формировател  41 образцового сигнала, а триггер 55 не измен ет

111

своего начального (нулевого) состо ни .

По истечении интервала контрол  с момента переброса триггера 55 и пуска формировател  41 образцового сигнала на выходе счетчика 57 по вл етс  второй импульс, под действием которого срабатывает триггер 55, возвраща сь в исходное состо ние, и своим фронтом через формирователь 54 выдает сигнал разрешени  считывани  и сравнени  на вход запоминающего устройства 48 и входы элементов И.

Дальнейша  работа устройства происходит аналогично работе устройства по двум предыдущим вариантам с

11.12

тем отличием, что здесь сигнал сброса- по сбою устанавливает в начальное состо ние также счетчик 58 импульсов .

Изменением емкости счетчика 58 обеспечиваетс  свобода выбора любой длительности интервала контрол , который может быть уменьше-н при необходимости до значени , близкого к времени запаздывани .

Таким образом, за счет обеспечени  контрол  формируемых устройством М-последовательностей за врем , значительно меньшее . выбранной длительности реализации, существенно повышаетс  его производительность.

Фиг. 2

Claims (3)

1. Устройство для контроля статистических анализаторов, содержащее генератор импульсов, два формирователя образцового сигнала, два формирователя вида корреляционной зависимости, два фильтра нижних частот, блок задержки и блок контроля образцового сигнала, причем выход генератора импульсов соединен с первым тактовым входом блока контроля образцового сигнала, с информационными входами первого формирователя образцового сигнала и через блок задержки с вторым тактовым входом блока контроля образцового сигнала

и. с. информационными входами второго формирователя образцового сигнала, выходы первого и второго формирователей образцового сигнала соединены соответственно с входами первого и второго формирователей вида корреляционной зависимости соответственно, выходы которых соединены с входами первого и второго фильтров нижних частот соответственно, выходы которых образуют первый и второй выходы устройства соответственно, блок контроля образцового сигнала содержит два счетчика и запоминающий блок, причем счетные входы первого и второго счетчиков являются первым и вторым тактовыми входами блока контроля образцового сигнала соответственно, выход блока контроля образцового сигнала соединен с входами сброса первого и второго формирователей образцового сигнала, отличающееся тем, что, с целью повышения производительности контроля, блок контроля образцового сигнала дополнительно Содержит блок задания интервалов контроля, две схемы 5 сравнения, группу сумматоров по мо-. дулю два, группу элементов И и два элемента ИЛИ, причем выходы первого и второго формирователей образцового сигнала соединены с первой и второй группами информационных входов блока контроля образцового сигнала соответственно, выходы блока задания интервалов контроля соединены соответственно с первыми группами входов первой и второй схем сравнения, вторые группы входов которых соединены с выходами первого и второ· го счетчиков соответственно, выход первой схемы сравнения соединен с входом разрешения записи запоминающего блока и с первым входом первого элемента ИЛИ, выход которого соединен с входом сброса первого счетчика, выход второй схемы сравнения соединен с входом сброса второго счетчика, с первыми входами элементов И группы и с входом разрешения считывания запоминающего блока, выходы

SU ,1144111 которого соединены соответственно с первыми входами сумматоров по модулю два группы, вторые входы которых соединены соответственно с выходами элементов И группы, выходы сумматоров по модулю два группы соединены с входами второго элемента ИЛИ, выход которого соединен с вторым входом первого элемента ИЛИ и является выходом блока контроля образцового сигнала, соединенным с входом сброса блока задержки, информационные входы запоминающего блока образуют первую группу информационных входов блока контроля образцового сигнала, вторую группу информационных входов которого образуют вторые входы элементов И группы.

I

2. Устройство для контроля статистических анализаторов, содержащее генератор импульсов, два формирователя образцового сигнала, два формирователя вида корреляционной зависимости, два фильтра нижних частот, блок задержки и блок контроля образцового сигнала, причем выход генератора импульсов соединен с информационными входами формирователя образцового сигнала и с первым входом блока задержки, первый выход которого соединен с информационными входами второго формирователя образцового сигнала, выходы первого и второго формирователей образцового сигнала соединены соответственно с входами первого и второго формирователей вида корреляционной зависимости соответственно, выходы которых соединены с входами первого и второго фильтров нижних частот соответственно, выходы которых образуют первый и второй выходы устройства соответственно, блок контроля образцового сигнала содержит запоминающий блок, причем выход блока контроля образцового сигнала соединен с входами сброса первого и второго формирователей образцового сигнала, отличающееся тем, что, с целью повышения производительности контроля, блок контроля образцового сигнала дополнительно содержит группу сумматоров по модулю два, группу элементов И, счетный триггер, два формирователя импульсов и элемент ИЛИ, блок задержки содержит счетчик, триггер и элемент И, выход которого является первым выходом блока задерж!

ки, первый вход которого соединен с первым входом элемента И и со счет- » ным входом счетчика, выход счетчика соединен с 6 -входом триггера, с входом сброса счетчика и является вторым выходом блока задержки, который соединен с тактовым входом блока контроля образцового сигнала, второй вход блока задержки соединен с R входом триггера, выход которого соединен с вторым входом элемента И, выходы первого и второго формирователей образцового сигнала соединены с первой и второй группами информационных входов блока контроля образцового сигнала соответственно, тактовый вход блока контроля образцового сигнала соединен со счетным входом триггера, первый выход которого соединен через первый формирователь импульсов с входом.разрешения записи запоминающего блока, информационные входы которого образуют первую группу информационных входов блока контроля образцового сигнала, второй выход триггера через второй формирователь импульсов соединен с первыми входами элементов И группы и с входом разрешения считывания запоминающего блока, выходы которого соединены соответственно с первыми входами сумматоров по модулю два группы, выходы элементов И группы соединены соответственно с вторыми входами сумматоров по модулю два группы, выходы которых соединены с входами элемента ИЛИ, выход которого является выходом блока контроля образцового сигнала и соединен с вторым входом блока задержки, вторая группа информационных входов блока контроля образцового сигнала соединена с вторыми входами элементов И группы. I

3. Устройство для контроля статистических анализаторов, содержащее генератор импульсов, два формирователя образцового сигнала, два формирователя вида корреляционной зависимости, два фильтра нижних частот, блок задержки и блок контроля образцового сигнала, причем выход генератора импульсов соединен с информационными входами первого формирователя образцового сигнала и с первым входом блока задержки, первый выход которого соединен с информационными входами второго формирователя образцового сигнала, выходы первого и второ1144111 го формирователей образцового сигнала соединены соответственно с вхо-₍ дами первого и второго формировате- , лей вида корреляционной зависимости соответственно,выходы которых соединены с входами первого и второго фильтров нижних частот соответственно, выходы которых образуют первый и второй выходы устройства соответственно, блок контроля образцового сигнала содержит запоминающий блок и счетчик, счетный вход которого является тактовым входом блока контроля образцового сигнала, первый выход которого соединен с входами сброса первого и второго формирователей обр азцового сигнала, о т л тачающееся тем, чт,о, с целью повышения, производительности контроля, блок контроля образцового сигнала дополнительно содержит рва формирователя импульсов, группу сумматоров по модулю два, группу элементов И, .триггер и два элемента ИЛИ, блок задержки содержит счетчик, триггер и элемент И, выход которого является первым выходом блока задержки, первый выход которого соединен с первым входом элемента И и со счётным входом счетчика, вход сброса которого является вторым входом блока задержки, выход счетчика блока задержки соединен с 5 -входом триг/ гера и является вторым выходом блока задержки, который соединен с входом разрешения сравнения и с тактовым входом блока контроля образцового сигнала, третий вход блока задержки соединен с R -входом триггера, выход которого соединен с вторым входом элемента И, выход счетчика блока контроля образцового сигнала соединен с S -входом триггера,^ с первым входом первого элемента ИЛИ и является вторым'выходом блока контроля образцового сигнала, который соединен с вторым входом блока задержки, вход разрешения сравнения блока контроля образцового сигнала {соединен с R -входом триггера, первый выход которого соединен через первый формирователь импульсов с входом разрешения записи запоминающего блока, информационные входы которого образуют первую группу информационных входов блока контроля образцового сигнала, второй выход триггера блока контроля образцового сигнала соединен через второй формирователь импульсов с первыми входами элементов И группы и с выходом разрешения считывания запоминающего блока, выходы которого соединены соответственно с первыми входами сумматоров по модулю два группы, выходы элементов И группы соединены соответственно с вторыми входами сумматоров по модулю два группы, выходы которых соединены с входами вто'. рого элемента ИЛИ, выход которого соединен с вторым входом первого элемента ИЛИ и является первым выходом блока контроля образцового сигнала, который соединен с третьим входом блока задержки, вторые входы элементов И группы.. образуют вторую группу информационных входов блока контроля образцового сигнала, выход первого элемента ИЛИ которого соединен с входом сброса счетчика, первая и вторая группы информационных входо'в блока контроля образцового сигнала соединены с выходами первого и второго формирователей образцового сигнала соответственно.