SU886057A1 - Частотно-импульсное запоминающее устройство - Google Patents

Description

I

Изобретение относитс  к запоминающим устройствам и может быть использовано в устройствах автоматики и вычислительной техники дл  запоминани  и выдачи информации в частотноимпульсной форме.

Известно частотно- импульсное запоминающее устройство,, содержащее генератор импульсов, элементы И и ИЛИ, элемент задержки, регистр, триггеры , реверсивный счетчик, входную и управл ющие .

Недостатком этого устройства  вл ютс  больщие аппаратурные затраты.

Наиболее близким к предлагаемому по технической сущности  вл етс  запоминающее устройство на ртутной линии задержки, содержащее элементы И, ли .нию задержки и блок формировани . Принцип действи  этого устройства заклю чаетс  в том, что информаци  в виде частотно-импульсных сигналов, подведенна  к одному концу линии задержки, распростран етс  в виде волн в среде.

образующей линию, с определенной конечной скоростью и через некоторое врем  по вл етс  на другом конце линии . С конца линии та же информаци  может быть снова подведена к каналу и, таким образом, создаетс  замкнута  цепь циркул ции информации. Так как при распространении сигналов вдоль линии задержки неизбежны искажени  и затухани , то перед каждой подачей ин10 формации в линию (повторной) сигналы проход т через блок формировани . Таким образом, обеспечиваетс  практически сколь долгое сохранение данных.

В этом устройстве замкнута  цепь

15 дл  циркул ции информации образуетс  линией задержки, блоком формировани  и элементом И, который служит дл  разрещени  и прекращени  циркул ции импульсов в кольце. Другой элемент И,

20 выход которого подключен ко входу линии задержки, служит дл  записи информации , а третий элемент И, первый вход . которого соединен с выходом блока 3 формировани , служит дл  считывани  информации 2. Недостатком этого устройства  вл етс  относительно низка  точность воспроизведени  запомненной частоты, обусловленна  тем, что врем  задержки в линии задержки, в общем случае, не кратно периоду запоминаемой частоты. Действительно, при воспроизведении частоты через врем , равное времени задар . JKkK, интервал времени между двум  импульсами , соответствующими началу и концу пачки импульсов, поступивших в Линию задержки, не будет равен периоду входных импульсов, что снижает точцость работы устройства. Цель изобретени  - повышение точности воспроизведени  гфанимой информации . . Поставленна  цель достигаетс  тем, что в частотно-импульсное запоминающее устройство, содержащее элементы И, основной элемент задержки и форми- . рователь импульсов, выход которого подключен к первымвходам первого и второго элементовИ, гричем выход первого элемента И и один из входов третьего элемента И  вл {ртс  соответственно выходом и входом устройства, введены накопитель, блок анализа, дополнительный элемент задержки, элемент ИЛИ и блок местного управлени , выход которого соединены со вторыми входами первого и второго элементов И и другим входом третьего элемента И, а вход под ключен к одному из выходов блока анализа , первый вход которого подключен ко входу основного элемента задержки и выходу элемента ИЛИ, а второй вход со единен с выходом формировател  импуль сов, другой выход блока анализа подклю чен ко входу накопител , выход которого соединен с одним из входов дополнитель ного элемента задержки, другой вход ко торого соединен с выходом основного элемента задержки, а выход - со входом формировател  импульсов, выходы второг и третьего, эле ментов И соединены со входами элемента ИЛИ. При этом блок анализа, целесообразно выполнить в виде блока, содержащего элемент задержки, элементы И, триггер И формирователь импуйьсов, выход кото рого соединен с первым входом одного из элементов И, второй вход которого соединен со входом элемента задержки, выход которого подключен к первому входу другого элемента И, второй вход ксугорого подключен к выходу триггера, 7 вход которого соединен с выходом одного из элементов, И, входы формировател  импульсов и элемента задержки  вл ютс  входами блока анализа, выходами которого  вл ютс  выходы триггера и другого элемента И. Целесообразно также накопитель выполнить в виде последовательно соединенных счетчика и ци роаналогового преобразовател , при этом вход счетчика и выход црфройналогового преобразовател   вл ютсж соответственно входом и выходом накопител . На чертеже изображена структурна  схема предлагаемого устройства. Устройство содержит первый 1 и второй 2 элементы И,, элемент ИЛИ 3, основной элемент 4 задержки, блок 5 анализа , формирователь 6 импульсов, третий элемент И 7, дополнительный элемент 8 задержки, накопитель 9 и блок 10 местного управлени . Выход формировател  6 подключен к первым входам элементов И 1 и 2. Один из входов элемента И 7  вл етс  входом устройства. Выходы блока 1О соединены со вторыми входами элементов И 1 и 2 и другим входом элемента И 7, а вход подключен к одному из выходов блока 5. Первый вход блока 5 подключен ко входу элемента 4 задержки и выходу элемента ИЛИ 3, второй вход соединен с выходом формировател  6, другой выход блока 5 подключен ко входу накопител  9, выход которого соединен с одним из входов элемента 8 задержки,другой вход которого соединен с выходом элемента 4 задержки, а выход - со входом формировател  6. Выходы элементов И 2 и 7 соединены со входами элемента ИЛИ 3. БлоК 5 анализа содержит элемент tl задержки, элементы И t2 и 13, триггер 14 и формирователь 15 импульсов, выхЪд которого соединен с первым входом , элемента И 12, второй вход кото .рого соединен со входом элемента 11 задержки,. выход которого подключен к первому входу элемента И .13, второй вход которого подключен к выходу триггера 14, вход которого соединен с выходом элемента И 12. Входы формировател  15. и элемента 11 задержки  вл ютс  входами блока 5, выходами которого  вл ютс  выходы триггера 14 и элемента И 13. Накопитель 9 содержит последовательно соединенные счетчик 16 и иифроаналоговый преобразователь 17, причем вход счетчика 16 и выход преобразовател  17  йл ютс  соответственно : входом и выходом накопител  9.

Устройство работает следующим образом.

Запоминание частоты следовани  импульсов, поступающих на один из .входов., элемента И 7, начинаетс  с подачи разрешающего сигнала на другой вход этого элемента И с одного из выходов блока Ю. Импульсы с выхода элемента И 7 через элемент ИЛИ 3 начинают поступать на первый вход блока 5 анализа и на вход элемента 4 задержки. Через врем , равное суммарной задержке элементов 4 и 8 задержки, импульсы по вл ютс  на выходе формировател  6. Импульсы с выхода формировател  6 поступают на второй вход блока 5 анализа и на первые входы элементов И 1 и 2. На выход элементов И 1 и 2импульсы не проход т .так как на вторые входы этих элементов поступают запрещающие сигналы с соответствующих выходов блока 10. Если в момент поступлени  первого импульса с выхода формировател  6 на второй вход блока 5 анализа на первый вход блока 5 анализа импульс не поступает , то с выхода блока 5 анализа на вход накопител  9 вьщаетс  импульс, при этом на выходе накопител  9 по вл етс  сигнал, который поступает на вход элемента 8 задержки (этот вход  вл етс  управл ющим) и измен ет его врем  задержки. Если при поступлении следующего импульса на второй вход блока 5 анализа на его первый вход импульс не поступает, то с выхода блока 5 анализа на вход накопител  9 поступает следующий импульс, который мен е величину сигнала на выходе накопител  9, а этот сигнал в свою очередь, измен ет врем  задержки элемента 8 задержки . Это изменение происходит до тех пор, пока не произойдет совпадени  во времени передних фронтов импульсов,поступающих на первый и второй входы блока 5 анализа. После момента совпадени  передних фронтов импульсов со Второго выхода блока 5 анализа на вход накопител  9 импульсы больще не поступают и величина сигнала на выходе накопител  9 фиксируетс , при этом фиксируетс  и врем  задержки элемента 8 задержки . Таким образом, суммарное врем задержки элементов 4 и 8 задержки оказываетс  кратным периоду импульсов запоминаемой частоты. Оановременно с этим в момент совпадени  передних фронтов импульсов на входах блока 5 анализна одном из его выходов по вл етс  за: рещаюший сигнал, который поступает на вход блока 1О. После этого раэрещающий сигнал, поступающий на вход элемента

S И 7 с одного из выходов блока 10, снимаетс  и с выхода элемента И 7 прекращаетс  поступление импульсов входной частоты, а на второй вход элемента И 2 подаетс  разрещающий сигнал с другого . 9 выхода блока 1О и импульсы с выхода формировател  6 через элемент И 2 и элемент ИЛИ 3 поступают на вход элемента 4 задержки, т.е. начинаетс  циркул ци  импульсов в замкнутой цепи,

S образованной последовательно соединенными элементом 4 задержки, элементом 8 задержки, формирователем 6, элемен- том И 2 и элементом ИЛИ 3, частота следовани  этих импульсов оказываетс  равной запоминайщей частоте. Формирователь 6 служит дл  устранени  искажений и затуханий импульсов в замкнутой цепи.

. При необходимости вьздачи запомненной частоты на второй вход элемента И 7 с Соответствующего выхода блока 10 подаетс  разрешающий сигнал и на выходе этого элемента, И 7 по вл ютс  импульсы с частотой следовани , равной запомненной ранее в устройстве входной частоте.

Дл  запоминани  новой частоты необходимо прекратить циркул цию импульсов в замкнутой цепи, подав с выхода блока

10 запрещенный сигнал на второй вход элемента И 2 и осуществив сброс блока

5анализа и накопител  9 в исходное состо ние.

Работа блока 5 анализа осуществл етс  следующим образом..

На вход формировател  15 поступает входной импульс, а на его выходе по переднему фронту этого импульса формируетс  импульс укороченной дли$ тельности (длительность этого сформированного импульса выбираетс  равной времени срабатывани  триггера 14). Этот импульс поступает на первый вход элемента И 12. Если за врем  действи  ,

Ф этого импульса на второй вход элемента И 12 импульс с выхода формировател 

6не -поступит то на выходе .элемента И 12 импульс сброса не по вл етс , состо ние триггера 14 не мен етс  и

J с его выхода на второй вход элемента И 13 поступает разрещающий сигнал. Импульс, поступивщий с выхода форми- ровател  6 в другой, не совпадающий момент времени, через элемент 11 задержки и элемент И 13 псютупает на вход накопител  9, т.е. на вход счетчика 1,6. Счетчик 16 мен ет свое состо ние и соответственно мен етс  сигнал на выходе цйфроаналогового преобразовател  17, подключенного к выходу счетчика 16, т.е. мен етс  выходной сигнал всего накопител  9. Если за врем  действи  сформированного импульса на первый вход элемента И 12 на второй его вход поступит импульс с выхода формировател  6, что соответствует моменту совпадени  передних фронтов импульсов, то на выходе элемента И 12 по витс  импульс сброса, |сотс ый переведет триггер 14 в другое состо ние. При этом с его выхода на второй вход элемента И 13 поступит запрещающий сигнал и ни один последующий импульс с выхода этого элемента И 13 на вход накопител  9 не поступит. Одновременно с этим запрещающий сигнал с выхода триггера 14 поступает на вход блока Ю, после чего с выходов блока 1О выдаетс  запрещающий сигнал на вхоа элемента И 7 и разрешающий сигнал И 2. Минимальна  вена вхоа элемента личина изменени  времени задерлоси элемента 8 задержки выбираетс  из услови  обеспечени  за все врем  автоматическо подстройки совпадени  передних фронтов импульсов на входах блока 5 анализа на врем , достэт очное дл  срабатывани  триггера 14. Элемент 11 задержки необходим дл  того, чтобы анализ совпадени  входных импульсов на элементе И 12 осуществилс  раньше,чем импульс с выхода элемента 11 задержки поступит на первый вход элемента И 13, т.е. врем  задержки элемента 11 выбираетс  равным суммарной задержке элемента И 12 и времени срабатывани  триггера 14. В результате использовани  предлагаемого устройства повышаетс  точность запоминани  частоты следовани  импульсов . Это позвол ет использовать предлагаемое устройство в системах с непосред ственной обработкой импульсных сигнало например в частотно-импульсных след щи системах. Ф о р мупа изобретени  1. Частотно-импульсное запоминающе . устройство, содержащее элементы И, основной элемент задержки и формировател импульсов, выход которого подключен к первым входам первого и второго элемен 78 тов и,причем выход первого элемента И и один из входов третьего элемента И  вл етс  соответственно выходом и входом устройства , отличающеес  тем, что, с целью повьшени  точности воспроизведени  хранимой информации, оно содержит накопитель, блок анализа, дополнительный элемент задержки, элемент ИЛИ и блок . . местного управлени , выходы которого соединены со вторыми входами первого и второго элементов И и другим входом третьего элемента И, а вход подключен к одному из выходов блока анализа, первый вход которого подключен ко входу . основного элемента задержки и выходу элемента ИЛИ, а второй вход соединен с выходом формировател  импульсов, другой выход блока анализа подключен ко входу накопител , выход которого соединен с одним из входов дополнительного элемента задержки, другой вход которого соединен с выходом основного элемента задержки, а выход - со входом формировател  импульсов, выходы второго и третьего-элементов И соединены со входами элемента ИЛИ. 2. Устройство по п. 1, о т л и ч аю щ е е с   тем, что блок анализа содержит элемент задержки, элементы И, триггер и формирователь импульсов, выход которого соединен с первым входом одного из элементов И, второй вход которого соединенсо входом элемента задержки, выход которого подключен к первому входу другого элемента И, второй вход которого подключен к выходу триггера, вход которого соединен с выходом одного из элементов И, входы формировател  импульсов и. элемента задержки  вл ютс  входами блока анализа, выходами которого  вл ютс  выходы триггера и другого элемента И. 3. Устройство по п. 1, отличаюЩ е.е с   тем, что накопитель содержит последовательно соединенные счетчик и цифроаналоговый преобразователь, причем вход счетчика и выход цйфроаналогового преобразовател   вл ютс  соответственно входом и выходом накопител . Источники информации, рин тые во внимание при экспертизе 1,Авторское свидетельство СССР 5О3298, кл. (5 НС 27/00, 1974. 2.Китов A.M., Криницкий Ы.А. Элекронные цифровые машины и программиование . М., Гос.изд.физико-математичесой литературы, 1961, с. 174 (прототип).

Claims (3)

1. Ф о р мула изобретения

   1. Частотно-импульсное запоминающее . устройство, содержащее элементы И, ос- 5$ новной элемент задержки и формирователь импульсов, выход которого подключен к первым входам первого и второго элемен тов И,причем выход первого элемента И и один из входов третьего элемента И является соответственно выходом и входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности воспроизведения хранимой информации, оно содержит · накопитель, блок анализа, дополнительный элемент задержки, элемент ИЛИ и блок местного управления, выходы которого соединены со вторыми входами первого и второго элементов И и другим входом третьего элемента И, а вход подключен к одному из выходов блока анализа, первый вход которого подключен ко входу · основного элемента задержки и выходу элемента ИЛИ, а второй вход соединен с выходом формирователя импульсов, другой выход блока анализа подключен ко входу накопителя, выход которого соединен с одним из входов дополнительного элемента задержки, другой вход которого соединен с выходом основного элемента задержки, а выход - со входом формирователя импульсов, выходы второго и третьего-элементов И соединены со входами элемента ИЛИ.
2. 2. Устройство по π. 1', о т п и чага щ е е с я тем, что блок анализа содержит элемент задержки, элементы И, триггер и формирователь импульсов, выход которого соединен с первым входом одного из элементов И, второй вход которого соединен со входом элемента задержки, выход которого подключен к первому входу другого элемента И, второй вход которого подключен к выходу триггера, вход которого соединен с выходом одного из элементов И, входы формирователя импульсов и. элемента задержки являются входами блока анализа, выходами которого являются выходы триггера и другого элемента И.
3. 3. Устройство по п.1, о т л и ч а ю шее с я тем, что накопитель содержит последовательно соединенные счетчик и цифроаналоговый преобразователь, причем вход счетчика и выход цифроаналогового преобразователя являются соответственно входом и выходом накопителя.