Claims (1)
Изобретение относитс к радиотехнике и может использоватьс в цифровых синтезаторах частот, основанных на вычислении выборок синусоиды. Известен цифровой синтезатор частот , содержащий последовательно соединенные блок установки частоты, накопитель , блок вычислени выборок, цифроаналоговый преобразователь и фильтр, а также опорный генератор, выход которого подключен к входам синхронизации накопител и блока вычислени выборок Пз. Однако известный цифровой синтеза тор частот не имеет стабилизации уровн выходного.сигнала в диапазоне рабочих частот. , Цель изобретени - обеспечение стабилизации уровн выходного сигнала в До1апазоне рабочих частот. Поставленна цепь достигаетс тем что в цифровой синтезатор частот, со держащий последовательно соединенные блок установки частоты, накопитель. блок вычислени выборок, цифроаналоговый преобразователь и фильтр, а также опорный генератор, выход Которого подключен к выходам, синхронизации накопител и блок вычислени выборок , в него введены пйследовательно соединенные блок вычислени коррекции и блок цифровой регулировки уровн , при этом входы блока вычислени коррекции соединены с соответствукщими выходами блока установки частоты, а вход блока цифровой регулировки уровн соединен с выходом фильтра. На чертеже представлена структурна электрическа схема предлагаемого синтезатора. . Цифровой синтезатор частот содерт житопорный генератор 1, блок 2 установки частоты, накопитель 3, блок 4 вычислени выборок, цифроаналоговый преобразователь 5, фильтр 6, блок 7 цифровой регулировки,уровн , блок 8, вычислени коррекции. 38 Цифровой синтезатор частот работае следующим образом. В блоке 2 устанавливаетс двоично кодированное значение синтезируемой частоты ...+а„.(N-целое число), Число А представл ет обой отношение синтезируемой частоты 0 (0- к одной четвертой значени частоты опорного генератора 1 f5/4, т.е« (й5А$1). Это число поступает на вход накопител 3, на выходе которого в каждый тактовый момент времени , ,253,... ( - длительность тактового интервала ) формируетс число В 2+Ь 2 + ..,+tj,.2 по следующему алгоритму: , которое пропорционально фазе синтезируемого колебани . В блоке 4 число В преобразуетс в соответствующ1по цифровую выборку синусоидЫр котора затем преобразуетс в аналоговую величину в цифроаналоговом преобразователе (ЦАП) 5. Ступенчатый сигнал с выхода ЦАП 5 сглаживаетс фильтром 6, Поскольку передаточна характеристика ЦАП 5 имеет вид ). () то уровень выходного сигнала с§шжает с с увеличением значени синтезируемой частоты. Дл устранени этого нежелательного эффекта служит бл 8 и блок 7. Блок 8 может иметь различную конс рукцию, например его роль может выпо н ть запоминающее устройство, в кото ром хран тс отдельные выборки передаточной характеристики ЦАП 5 ) Более предпочтительным оказываетс выполнение блока 8 в виде устройства работающего по алгоритму D 1-CA 1де С J2) Число 2°+d-2+.., ( М - целое на выходе блока 8 пропорционально передаточной характеристике ДАЛ 5, Выходы блока 8 подключены к входа блока 7, дл компенсации падени уро н выходного сигнала. В качестве бло ка 7 целесообразно использовать операционный усилитель и множительный ЦАП, В результате уровень выходного сигнала блока 7 остаетс посто нным в полосе частот. При отсутствии цепи стабилизации уровн выходного сигнала устройства и синтезе максимальной частоты уровень выходного сигнала снижаетс на 10% по сравнению с уровнем на нулевой частоте. При стабилизации уровн с помощью блока 8 и блока 7 отдичие уровн выходного сигнала на частоте f от его уровн на нулевой частоте определ етс так. Алгоритм.(2) представл ет собой два первых члена разложени в р д Тэйлора передаточной функции ЦАП Нцс|п(€). н....( 3/ 5J Поскольку р д (З)- знакопеременной, то при использовании только двух первых членов 2 погрешность вычислений не превосходит величины g(jr//i)l( в случае синтеза максимальной частоты t погрешность алгоритма (2) равна ета% л|-5Т 0,003. Таким образом, при использовании предагагаемого цифрового синтезатора частот уровень выходного сигнала отличаетс не более чем на 0,3% от уровн на нулевой частоте. Формула изобретени Цифровой синтезатор частот, содержащий последовательно соединенные блок установки частоты, накопитель, блок вычислени выборок, цифроаналоговый преобразователь и фильтр, а также опорный генератор, выход которого подключен к входам синхронизации накопител и блока вычислени выборок, отличающийс тем, что, с целью стабилизации уровн выходного сигнала в диапазоне рабочих частот, в него введены последовательно соединенные блок вычислени коррекции и блок цифровой регулировки уровн , при зтом входы блока вычислени коррекции соединены с соответствующими выходами блока установки частоты, а вход блока цифровой регулировки уровн соединен с выходом фильтра. Источники информации, прин тые во внимание при экспертизе 1. Тирней и др. Цифровые синтезаторы частоты. Зарубежна радиоэлектроника , 1972, № 3, с. 59-69 (прототип ) .The invention relates to radio engineering and can be used in digital frequency synthesizers based on the calculation of sine wave samples. A digital frequency synthesizer is known comprising a series-connected frequency setting unit, a drive, a sample calculating unit, a digital-to-analog converter and a filter, as well as a reference oscillator whose output is connected to the synchronization inputs of the accumulator and the sample calculating unit Pz. However, the known digital synthesis of the frequency torus does not have a stabilization of the output signal level in the range of operating frequencies. The purpose of the invention is to ensure the stabilization of the output signal level in the To1 range of operating frequencies. The delivered circuit is achieved by the fact that a drive is connected to a digital frequency synthesizer containing a series-connected frequency setting unit. the sample calculation unit, a digital-to-analog converter and a filter, as well as a reference oscillator, whose output is connected to the outputs, the accumulator synchronization unit and the sampling calculation unit, are inserted into the corrective calculation unit and the digital level adjustment unit, while the inputs of the correction calculation unit are connected to the corresponding ones the outputs of the frequency setting block, and the input of the digital level control block is connected to the output of the filter. The drawing shows the structural electrical circuit of the proposed synthesizer. . The digital frequency synthesizer contains a hinged oscillator 1, a frequency setting block 2, a drive 3, a sampling calculator 4, a digital-to-analog converter 5, a filter 6, a digital adjustment block 7, a level, a block 8, correction calculations. 38 The digital frequency synthesizer works as follows. In block 2, the binary-coded value of the synthesized frequency ... + a „. (N-integer) is set. Number A represents the ratio of the synthesized frequency 0 (0– to one fourth of the frequency of the reference oscillator 1 f5 / 4, i.e. "(D5A $ 1). This number is fed to the input of accumulator 3, at the output of which the number B 2 + b 2 + .., + tj, is formed at each clock point in time,, 253, ... (- clock interval time). 2 according to the following algorithm:, which is proportional to the phase of the synthesized oscillation. In block 4, the number B is converted to the corresponding 1 by digital. sinusoidYr th sample which is then converted to an analog value to digital to analog converter (DAC) 5. The stepped signal output from the DAC 5 is smoothed filter 6, Since the DAC transfer characteristic is of the form 5). () This output level is higher with increasing value of the synthesized frequency. To eliminate this undesirable effect, the block 8 and the block 7 serve. The block 8 can have a different design, for example, a memory device can play its role, in which individual samples of the transfer characteristic of the D / A converter are stored. 5) devices operating according to the algorithm D 1-CA 1de С J2) The number 2 ° + d-2 + .., (M is an integer at the output of block 8 is proportional to the transfer characteristic DAL 5, The outputs of block 8 are connected to the input of block 7, to compensate for the level drop n output signal. As b About ka 7 it is advisable to use an operational amplifier and a multiplying DAC, as a result, the output level of the block 7 remains constant in the frequency band.In the absence of the device output level stabilization circuit and the maximum frequency is synthesized, the output level decreases by 10% compared to the zero level When the level is stabilized using block 8 and block 7, the distance of the output level at frequency f from its level at zero frequency is determined as follows. Algorithm. (2) is the first two terms of the decomposition in the Taylor series of the transfer function of the DAC Nc | n (€). n .... (3 / 5J Since p d (W) is alternating, when using only the first two terms 2, the calculation error does not exceed g (jr // i) l (in the case of synthesis of the maximum frequency t, the error of the algorithm (2 ) is equal to eta% l | -5T 0.003. Thus, when using a pre-paginated digital frequency synthesizer, the output level differs by no more than 0.3% from the level at zero frequency. Formula of the invention A digital frequency synthesizer containing series-connected frequency setting blocks, drive calculation block selection to, a digital-to-analog converter and a filter, as well as a reference oscillator, the output of which is connected to the synchronization inputs of the accumulator and the sample calculating unit, characterized in that, in order to stabilize the output signal level in the operating frequency range, the series-connected correction calculator and the block are entered into it digital level control; in this case, the inputs of the correction calculation unit are connected to the corresponding outputs of the frequency setting unit, and the input of the digital level control unit is connected to the output of the filter. Sources of information taken into account in the examination 1. Tyrney and others. Digital frequency synthesizers. Foreign electronics, 1972, № 3, p. 59-69 (prototype).