SU839033A2 - Programme-controlled delay device - Google Patents

Programme-controlled delay device Download PDF

Info

Publication number
SU839033A2
SU839033A2 SU792818988A SU2818988A SU839033A2 SU 839033 A2 SU839033 A2 SU 839033A2 SU 792818988 A SU792818988 A SU 792818988A SU 2818988 A SU2818988 A SU 2818988A SU 839033 A2 SU839033 A2 SU 839033A2
Authority
SU
USSR - Soviet Union
Prior art keywords
switch
output
delay
law
input
Prior art date
Application number
SU792818988A
Other languages
Russian (ru)
Inventor
Виктор Николаевич Семенов
Николай Петрович Булаткин
Евгений Алексеевич Жмуров
Иван Иванович Пивоваров
Original Assignee
Предприятие П/Я А-3565
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3565 filed Critical Предприятие П/Я А-3565
Priority to SU792818988A priority Critical patent/SU839033A2/en
Application granted granted Critical
Publication of SU839033A2 publication Critical patent/SU839033A2/en

Links

Landscapes

  • Pulse Circuits (AREA)

Description

дифференцирующие цепи, два дешифратора , коммутатор, переключатель, три элемента совпадени , усилитель, входна  клемиа устройства соединена с входами двух триггеров и -с входом первого дешифратора, один из выходов первого триггера через первый элемент совпадени , другой вход которого св зан с источником питани , соединен с входом генератора тактовых импульсов, выход которого соединен с входом двух последовательно соединенных через первую дифференцирующую цепь счетчиков импульсов, объединенные поразр дные входы счетчиков через первый и третий элементы совпадени  соответственно подключены к источнику питани , вторые входы второго и третьего элементов совпадени  соединены с выходами первого и второго триггеров сопадени , поразр дные выходы счетчиков импульсов через ключи соединены с поразр дными входами дешифраторов выходы первого из которых через коммутатор соединены с отводс ми линии задержки, выход которой соединен с входом усилител , выходы счетчиков импульсов через соответствующие дифференцирующие цепи .подключены к сбросовым входам первого и второго триггеров соответственно, поразр дные выходы второго дешифратора через переключатель соединены с входами коммутатора, введены элемент ИЛИ, коммутатор, тумблер, причем выход элемента ИЛИ соединен с выходом дифференцирующей цепи, подключенной к выходу старшего разр да первого счетчика импульсов, а входы элемента ИЛИ через коммутатор подключены к выходным шинам дешифратора, управл ющий вход коммутатора соединен через тумблер с источником питани .differentiating circuits, two decoders, a switch, a switch, three matching elements, an amplifier, an input terminal of a device connected to the inputs of two flip-flops and - to the input of the first decoder, one of the outputs of the first trigger through the first matching element, the other input connected to a power source, connected to the input of a clock pulse generator, the output of which is connected to the input of two pulse counters connected in series through the first differentiating circuit, the integrated counter inputs of the counters through the first The second and third match elements are respectively connected to a power source, the second inputs of the second and third match elements are connected to the outputs of the first and second coincidence triggers, the bit outputs of the pulse counters are connected via keys to the bit inputs of the decoders of the first one which are connected to the taps via a switch delay lines, the output of which is connected to the amplifier input, the outputs of the pulse counters through the corresponding differentiating circuits. connected to the fault inputs of the first and second riggers, respectively, the bit outputs of the second decoder are connected via a switch to the switch inputs, an OR element is inserted, a switch, a toggle switch, and the OR element output is connected to the output of a differentiating circuit connected to the high-end output of the first pulse counter, and the elements of the OR element are connected To the output busbars of the decoder, the control input of the switch is connected via a toggle switch to the power supply.

На чертеже представлена схема устройства.The drawing shows a diagram of the device.

Устройство содержит генератор 1 тактовых импульсов, ключи 2-1 2-п , 3-1 - 3-п, счетчики 4 и 5 импульсов , дешифратор б, коммутатор 7, дифференцирующие цепи 8 и 9, дешифратор 10, линию 11 задержки, коммутатор 12, усилитель 13, триггеры 14 и 15, элементы 16-18 совпадени , элемент ИЛИ 19, коммутатор 20, тумблер 21, переключатель 22.The device contains a generator 1 clock pulses, keys 2-1 2-p, 3-1 - 3-p, counters 4 and 5 pulses, decoder b, switch 7, differentiating circuits 8 and 9, decoder 10, delay line 11, switch 12 , amplifier 13, triggers 14 and 15, matching elements 16-18, element OR 19, switch 20, toggle switch 21, switch 22.

Устройство работает следующим образом.The device works as follows.

Работа устройства без элемента ИЛИ 19, коммутатора 20 и тумблера 21 происходит аналогично работе известного устройства, поэтому дл  простоты изложени  в дальнейшем упоминаютс  только его состо ни , необходимые дл  у снени  вли ни  отличительной части на работу устройства в целом. В исходном состо нии при включении напр жени  питани  и отсутствии зондирующих импульсовThe operation of the device without the element OR 19, the switch 20 and the toggle switch 21 occurs similarly to the operation of the known device, therefore, for simplicity, only the states necessary to clarify the influence of the distinctive part on the operation of the device as a whole are mentioned. In the initial state when the supply voltage is turned on and there are no probe pulses.

на входе в программном устройстве автоматически устанавливаетс  первый закон задер)хки, т.е. работа его аналогична работе известного устройства .at the entrance to the software device, the first law of the hardening, i.e. his work is similar to the work of the known device.

При установке тумблера 21 в положение Откл., работа предлагаемого устройства ничем не отличаетс  от работы известного так как напр жение источника питани  через тумблер 21 поступает на управл ющий вход диодного коммутатора 20 и в результате запираютс  диоды, через которые осуществл етс  св зь между выходами дешифратора 10 и входами элемента ИЛ 19, т.е. управл ющие импульсы, с выхода дешифратора 10 не поступают на входы элемента ИЛИ 19, кроме как с выхода дифф еренцирующей цепи 8. В этом случае устройство производит плавную задержку входных импульсов по любому закону, измен ющемус  от цикла к циклу по заданной программе автоматически. Количество возможных законов задержек равно 32. После каждого окончани  цикла задержки входны импульсов ПО определенному закону с выхода старшего разр да счетчика 4 импульсов через дифференцирующую цеп 8 подаетс  запускающий импульс на вход счетчика 5 импульсов, в результате изменени  состо ни  которого подключаетс  в коммутаторе 12 программного устройства новый закон задержки , и так продолжаетс  до полно ,го заполнени  п тиразр дного счетчика 5 импульсов, с приходом тридцать третьего запускающего импульса в устройстве снова устанавливаетс  первый закон задержки.When the toggle switch 21 is set to Off, the operation of the proposed device is no different from the operation known as the voltage of the power source through the toggle switch 21 goes to the control input of the diode switch 20 and as a result the diodes through which the decoder outputs are locked 10 and the inputs of the element IL 19, i.e. control pulses from the output of the decoder 10 are not fed to the inputs of the element OR 19, except from the output of the differentiating circuit 8. In this case, the device produces a smooth delay of the input pulses according to any law that changes from cycle to cycle according to a given program automatically. The number of possible delay laws is 32. After each end of the delay cycle of input pulses, a certain law from the high-order output of the counter 4 pulses through the differentiating circuit 8 is sent a trigger pulse to the input of the counter 5 pulses, as a result of changing the state of which is connected in the switch 12 of the program device The new law of delay, and so it goes on until the full filling of the five-bit counter of 5 pulses, with the arrival of the thirty-third triggering pulse in the device, once again setting The first law of delay is cast.

При установке тумблера 21 в положение Вкл. электрическа  св зь между выходами дешифратора 10 и входами элемента ИЛИ 19 восстанавливаетс . С приходом зондирующих импульсов на вход устройства начинаетс  плавна  задержка их по первому закону. Нулевой потенциал с выхода ключа 2-1 - 2-п открывает, а положительный потенциал закрывает выходы дешифратора 10, т.е. задержка импульсов по первому закону происходит в течение времени действи  нулевого потенциала на первый выход дешифратора 10. Задержка импульсов по первому закону продолжаетс  в течение периода повторени  тактового генератора или в течение половины периода триггера младшего разр да счетчикаWhen setting the toggle switch 21 to the on position. the electrical connection between the outputs of the decoder 10 and the inputs of the element OR 19 is restored. With the arrival of the probe pulses at the input of the device, their smooth start is started according to the first law. The zero potential from the output of the key 2-1 - 2-p opens, and the positive potential closes the outputs of the decoder 10, i.e. the impulse delay according to the first law occurs during the time of action of the zero potential at the first output of the decoder 10. The impulse delay according to the first law continues during the period of repetition of the clock generator or during the half period of the trigger of the low-order counter

4импульсов Как только нулевой потенциал на первой шине дешифратора 10 смен етс  положительным, то он закрывает первую шину дешифратора 10 а также подаетс  через коммутатор4 pulses. As soon as the zero potential on the first bus of the decoder 10 is replaced by a positive one, it closes the first bus of the decoder 10 and also flows through the switch.

20 на вход элемента ИЛИ 19, с выхода которого поступает на счетный вход счетчика 5 импульсов. Счетчик20 to the input element OR 19, from the output of which is fed to the counting input of the counter 5 pulses. Counter

5импульсов измен ет свое состо ние и в результате включаетс  второй закон задержки. Задержка импульсов по второму закону будет продолжатьс  также в течение времени, равному периоду повторени  тактового генератора , Задержка входных импульсов начинаетс  с первого закона и продолжаетс  в течение 1/32 времени цикла задержки.The pulses change their state and as a result, the second law of the delay is triggered. The second law delay will also last for a time equal to the clock generator repetition period. The input pulse delay starts from the first law and continues for 1/32 of the delay cycle time.

Затем подключаетс  второй закон задержки на врем , равное 1/32 от ощего цикла и так далее, пока не подключитс  последний отрезок траектории 32 закона, на котором и заканчиваетс  задержка входных импульсов. Если врем  цикла задержки дл  каждого закона отлаживать на оси абсцис и разделить его на 32 равные части и из точек делени  провести пр мые, параллельные оси ординат,г, на которой отлаживаетс  величина Зсщержки, то в новый закон задержки будут входить соответствующие отрезки траектории законов, начина  с первого и конча  32- ым последним.Then the second law of the delay is connected for a time equal to 1/32 of the total cycle, and so on, until the last segment of the trajectory 32 of the law is connected, on which the delay of the input pulses ends. If the time of the delay cycle for each law is debugged on the abscissa axis and divided into 32 equal parts and from the dividing points we draw straight, parallel to the ordinate axis, r, on which the value of the delay value is debugged, then the new segments of the trajectory laws, starting with the first and ending with the 32nd last.

После окончани  цикла задержки триггер старшего разр да счетчика импульсов измен ет свое состо ние, тогда с выхода дифференцирую аей цепи 8 получаем короткий импульс, совпадающий по времени с задним фронто импульса триггера, который поступает на вход счетчика 5 импульсов. В результате переключени  счетчика 5 импульсов подключаетс  второй закон задержки. В этом случае задержка входных импульсов начинаетс  с второго закона, заканчиваетс  первым законом, за врем  цикла последовательно проход  через соответствующие отрезки траекторий всех 32 законов.After the end of the delay cycle, the trigger trigger of the pulse counter changes its state, then from the output differentiate circuit 8 we get a short pulse that coincides in time with the trailing edge of the trigger pulse, which is fed to the input of the pulse counter 5. As a result of the switching of the pulse counter 5, the second law of the delay is connected. In this case, the delay of the input pulses begins with the second law, ends with the first law, during the cycle time the passage through the corresponding segments of the trajectories of all 32 laws is successive.

Следовательно, емкость програмного устройства увеличиваетс  в два раза, у которого будет 32 основных закона и 32 производных закона, составленных из отдельных отрезков .траекторий основных законов. Благодар  такому решению расшир ютс  функциональные возможности известного устройства , так как по вл етс  возможность производить задержку входных импульсов как по основным, так и по производным законам, составленным из отрезков траекторий основных законов . Соединени  между соответствущими выходами дешифратора 10 и входами элемента ИЛИ 19 через коммутат 20 не  вл ютс  посто ниьвди, так как эти соединени  в коммутаторе 20 проход т через переключающуюматрицу, Consequently, the capacity of the software device is doubled, which will have 32 basic laws and 32 derivative laws composed of separate segments of the basic laws. Thanks to this solution, the functionality of the known device is expanded, since it is possible to delay the input pulses in both the basic and derived laws made up of segments of the trajectories of the basic laws. The connections between the corresponding outputs of the decoder 10 and the inputs of the element OR 19 through the switch 20 are not constant, as these connections in the switch 20 pass through the switching matrix,

котора  позвол ет производить любое соединение одного из входов элемента ИЛИ 19 с любым из выходов дешифратора 10.which allows any connection of one of the inputs of the element OR 19 to any of the outputs of the decoder 10.

.Таким образом, в коммутаторе 20 можно получить количество сочетаний возможных соединений, равное 32 , что соответствует числу 1024 получени  paзличJ ыx производных законов задержки из 32 основных. Предлагаемое устройство позвол ет производить Thus, in switch 20, it is possible to obtain a number of combinations of possible connections equal to 32, which corresponds to the number of 1024 obtaining different differential laws of the 32 basic delays. The proposed device allows to produce

0 плавную задержку входных импульсов по 32 основным законам и по 32 производным, составленным из основных законов. Кроме того, общее количество возможных производных 0 smooth delay of input pulses according to 32 basic laws and 32 derivatives, made up of basic laws. In addition, the total number of possible derivatives

5 законов составл ет 1024, из которых любые 32 непосредственно закладываютс  в пам ть программного устройства дл  их реализации. Такое построение предлагаемого устройства задержки с программным управлением по срав0 нению с известшлм позвол ет не перепаивать отводы линии задержки дл  получени  нового закона что составл ет трудоемкую операцию, а путем Простой устаноёки переключателей в The 5 laws are 1024, of which any 32 are directly stored in the memory of the software device for their implementation. Such a construction of the proposed delay device with software control, as compared with the limescale, allows us not to re-solder the delay line taps to obtain a new law, which is a labor-intensive operation, and by simply setting the switches to

5 соответствующее положение и соединенных с-матрицей коммутатора 20 дает возможность получать новые законы, В устройстве также очень просто осуществл етс  перепрограммирование, ко0 торое не требует монтад ных работ и, тем самым, значительно сокращаетс  врем  на эту операцию.5, the corresponding position and connected with the matrix of the switch 20 makes it possible to obtain new laws. The device is also very easily reprogrammed, which does not require manual work and, thus, the time for this operation is significantly reduced.

Claims (1)

Формула изобретени Invention Formula Устройство с программным управлением по авт. св. № 660219, отличающеес  тем, что, с целью увеличени  емкости пам ти программного устройства и уменьшени  времени перепрограммировани , в него введены элемент ИЛИ, коммутатор , тумблер, причем выход элемента Ш1И соединен с выходом дифференцирующей цепи, подключенной к выходу старшего разр да первого счетчика импульсов, а входы элемента ИЛИ через коммутатор подключены к выходmsn шинам дешифратора, управл ющий вход коьвлутатора соединен через тумблер с источником питани .Device with program control by aut. St. No. 660219, characterized in that, in order to increase the memory capacity of the software device and reduce the reprogramming time, an OR element, a switch, a toggle switch is inserted into it, and the output of the S1I element is connected to the output of the differentiating circuit connected to the high-resolution output of the first pulse counter , and the inputs of the element OR are connected via a switch to the output of the msn buses of the decoder, the control input of the switch is connected via a toggle switch to the power source. Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination 1, Авторское свидетельство СССР 660219, кл. Н 03 К 5/13, 22.11.76 (прототип).1, USSR Author's Certificate 660219, cl. H 03 K 5/13, 11/22/76 (prototype).
SU792818988A 1979-09-14 1979-09-14 Programme-controlled delay device SU839033A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792818988A SU839033A2 (en) 1979-09-14 1979-09-14 Programme-controlled delay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792818988A SU839033A2 (en) 1979-09-14 1979-09-14 Programme-controlled delay device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU660219 Addition

Publications (1)

Publication Number Publication Date
SU839033A2 true SU839033A2 (en) 1981-06-15

Family

ID=20850351

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792818988A SU839033A2 (en) 1979-09-14 1979-09-14 Programme-controlled delay device

Country Status (1)

Country Link
SU (1) SU839033A2 (en)

Similar Documents

Publication Publication Date Title
SU839033A2 (en) Programme-controlled delay device
RU2718218C1 (en) Pulse sequence generator
SU976493A2 (en) Binary train generator
SU1443151A1 (en) Combination device for delaying and shaping pulses
SU970281A1 (en) Logic probe
SU856012A1 (en) Repetition rate scaler with variable fractional counntdown
SU1151991A1 (en) Device for checking wiring
SU669361A1 (en) Arrangement for determining random process harmonic mean value
SU756642A1 (en) Scaling device
SU824415A1 (en) Pulse series generator
SU542336A1 (en) Pulse generator
SU1534461A1 (en) Device for checking group of digital units
SU839032A1 (en) Pulse duration shaper
SU1084695A1 (en) Discrete phase measuring device
SU564714A1 (en) Device for forming time intervals
SU744996A1 (en) Frequency divider by four, five
SU839028A1 (en) Pulse generator
SU1429053A1 (en) Meter of electric signal characteristics
SU1005146A1 (en) Device for determining number of actuating units in radial-circual structure of telemechanic system
SU845289A1 (en) Repetition rate scaler
SU1067453A1 (en) Device for function parameter checking of logic elements
SU126537A1 (en) Electric Stepper Motor Control System
SU746945A1 (en) Pulse repetition frequency divider by 5,5
KR910009811B1 (en) Frequency counter
SU583436A1 (en) Device for checking comparison circuits