SU845289A1 - Repetition rate scaler - Google Patents
Repetition rate scaler Download PDFInfo
- Publication number
- SU845289A1 SU845289A1 SU792808145A SU2808145A SU845289A1 SU 845289 A1 SU845289 A1 SU 845289A1 SU 792808145 A SU792808145 A SU 792808145A SU 2808145 A SU2808145 A SU 2808145A SU 845289 A1 SU845289 A1 SU 845289A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- key
- pulse
- Prior art date
Links
Landscapes
- Selective Calling Equipment (AREA)
Description
1one
Изобретение относитс к импульсной технике и предназначено дл использовани в устройствах синхронизации, генераторах сетки опорных частот и т.п. устройствах, в которых дл изменени выходных параметров необходима регулировка величины коэффициента делени .The invention relates to a pulse technique and is intended for use in synchronization devices, reference frequency generators, and the like. devices in which to change the output parameters, it is necessary to adjust the magnitude of the division factor.
Извйстен делитель частоты следовани импульсов, содержащий элементы И/ счетчик -импульсов и элементы ИНЕ Щ.An idle pulse frequency divider containing I / counter elements — pulses and INE-S elements.
У данного устройства недостаточно высока .точность коэффициента делени .This device is not high enough dividing ratio accuracy.
- Наиболее близок к предлагаемому делитель частоты следовани импульсов; содержащий последовательно соединенные ключ, емкостный накопитель и разр дное устройство 2.- Closest to the proposed pulse frequency divider; containing a series-connected key, a capacitive drive, and a discharge device 2.
У эт.ого устройства тот же недостаток ,,This device has the same drawback
Целью изобретени вл етс повышение точности работы устройства.The aim of the invention is to improve the accuracy of the device.
С этой целью в делитель частоты следовани импульсов, содержащий последовательно соединенные ключ, вход которого подключен к входной шине, емкостный накопитель и разр дный блок, введены дополнительныйTo this end, an additional pulse is inserted into a pulse frequency divider containing a serially connected switch, whose input is connected to the input bus, a capacitive drive and a discharge unit.
И триггеры, первый вход первого из которых соединен с выходом разр дного блока, второй вход - с выходом второго триггера, а выход - с управл ющим входом дополнительного ключа, сигнальный вход которого соединен с входной шиной, а выход со счетным входом второго триггера и вторым входом разр дного блока. The triggers, the first input of which is connected to the output of the bit unit, the second input to the output of the second trigger, and the output to the control input of an additional key, the signal input of which is connected to the input bus, and the output with the counting input of the second trigger and the second the input of the discharge unit.
10ten
На фиг. 1 представлена структурна электрическа схема устройства; на фиг. 2 - временные диаграммы, по сн ощие его работу.FIG. 1 shows a structural electrical circuit of the device; in fig. 2 - time diagrams, which are indicative of his work.
Устройство содерхсит ключи 1, 2, 15 емкостный накопитель 3, разр дный блок 4, триггеры 5, б.The device contains keys 1, 2, 15 capacitive drive 3, bit 4, triggers 5, b.
Устройство работает следугацим образомThe device works in the following way.
На шину 7 поступают пр моуголь20 ные импульсы посто нных амплитуды и длительности(фиг. 2, диагр. А). Через ключ 1, открывающийс в момент прихода очередного импульса, они попадают в емкостный накопитель 3, Bus 7 receives straight angle pulses of constant amplitude and duration (Fig. 2, DIA. A). Through the key 1, which opens at the moment of arrival of the next pulse, they enter the capacitive storage device 3,
25 напр жение на котором возрастает пропорционально числу поступивших импульсов (фиг. 2, диагр. Б). При возрастании напр жени на емкостном накопителе до величины напр жени 30 срабатывани блока 4 последний своим выходным импульсом переключает триггер 6 (фиг. 2, диагр. В). В резуль .тате этого открываетс ключ 2, и часть импульса (фиг. 2, лиагр. Г через него поступает в блок 4 и на триггер 5. Последний по заднему фронту поступившего импульса пере|брасываетс в верхнее положение (фиг. 2, диагр. Д, момент t, tg), а емкостный накопитель 3 частично разр жаетс (фиг. 2, диагр. Б), поскольку длительность поступившего в блок 4 импульса может оказатьс недостаточной дл полного разр да емкостного накопител . Триггер 6 переключаетс в исходное положение задним фронтом импульса триггера 5, поэтому ключ 2 остаетс открытым до прихода на шину 7 k-того импульса, который через ключ 2 также поступает в блок 4, в результате чего емкостной накопитель 3 разр жаетс полностью {фиг. 2, диагр. Б), и на вход триггера 5. Последний по заднему фроту k-Toro импульса переключаетс в исходное состо ние (фиг. 2, диагр. Д моменты ta., 14.) По заднему фронту ипульса триггера 5 переключаетс в исходное положение триггер 6 (фиг. 2 диагр. в), ключ 2 закрываетс , и делитель готов к следукадему циклу работы .25, the voltage at which increases in proportion to the number of incoming pulses (Fig. 2, dia. B). With increasing voltage on the capacitive storage device to the value of voltage 30 of operation of unit 4, the latter, with its output impulse, switches trigger 6 (Fig. 2, dia. B). As a result of this, key 2 opens, and part of the pulse (Fig. 2, league. G through it enters block 4 and the trigger 5. The last one is transmitted to the upper position on the falling edge of the incoming pulse (Fig. 2, dia. D, time t, tg), and capacitive drive 3 is partially discharged (Fig. 2, Diagram B), since the duration of the pulse received in block 4 may be insufficient to fully discharge the capacitive drive. Trigger 6 switches to its initial position with the falling front trigger pulse 5, so the key 2 remains open until and on the bus 7 of the k-th pulse, which also passes through the key 2 to block 4, as a result of which the capacitive drive 3 is discharged completely (Fig. 2, dia. B), and to the trigger input 5. The last k-froth The Toro pulse switches to the initial state (Fig. 2, Chart D, moments ta., 14.) On the falling edge of the pulse of the trigger 5, the trigger 6 switches to the initial position (Fig. 2 Ch. C), the key 2 closes, and the divider is ready to follow the work cycle.
Измен величину напр жени срабатывани блокЪ 4,. измен ют величину коэффициента делени (фиг. 2, диагр. , моменты t t) .Change the tripping voltage of block 4 ,. change the magnitude of the division factor (Fig. 2, fig., moments t t).
Таким образом, на шину 8 с триггера 5 поступают импульсы, передний фронт каждого из которых сформирован по заднему фронту k-1-го входного импульса, а задний - по заднему фронту k-Toro импульса, т.е. интервалы Ц-1з, t , t;- Ц. t точно соответствуют величине К-t . где К - коэффициент делени , tg период следовани входных импульсов.Thus, the bus 8 from the trigger 5 receives pulses, the leading edge of each of which is formed on the trailing edge of the k-1-th input pulse, and the rear edge - on the trailing edge of the k-Toro pulse, i.e. the intervals Ts-1z, t, t; - Ts. t correspond exactly to the value of K-t. where K is the division factor, tg is the period of the following pulses.
Таким образом, введение ключа и двух триггеров и их соединени позвол ют исключить ошибку коэффициента делени , обусловленную разбросом параметров элементов схегФа делител , поскольку формирователь выходного сигнала - триггер 5 управл етс непосредственно входными импульсами.Thus, the introduction of a key and two flip-flops and their connections eliminate the division factor error caused by the spread of the parameters of the divider circuit elements, since the output driver — trigger 5 — is controlled directly by the input pulses.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792808145A SU845289A1 (en) | 1979-07-30 | 1979-07-30 | Repetition rate scaler |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792808145A SU845289A1 (en) | 1979-07-30 | 1979-07-30 | Repetition rate scaler |
Publications (1)
Publication Number | Publication Date |
---|---|
SU845289A1 true SU845289A1 (en) | 1981-07-07 |
Family
ID=20845681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792808145A SU845289A1 (en) | 1979-07-30 | 1979-07-30 | Repetition rate scaler |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU845289A1 (en) |
-
1979
- 1979-07-30 SU SU792808145A patent/SU845289A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU845289A1 (en) | Repetition rate scaler | |
SU627418A1 (en) | Rectangular pulse relative duration digital meter | |
SU1626247A1 (en) | Transient duration meter | |
SU1166006A2 (en) | Method of measuring frequency | |
SU785979A1 (en) | Pulse selector by repetition period | |
SU1622926A2 (en) | Shaper of time intervals | |
SU443327A1 (en) | Device for measuring the average frequency of a burst | |
SU1129542A1 (en) | Method and device for measuring pulse frequency | |
SU966660A1 (en) | Device for measuring short pulse duration | |
SU1613878A1 (en) | Device for measuring temperature | |
SU785799A1 (en) | Pulse duration measuring device | |
SU744997A2 (en) | Frequency counter | |
SU744939A1 (en) | Linearly-varying voltage shaper | |
SU1413542A1 (en) | Device for digital measurement of frequency of slowly varying processes | |
SU659978A1 (en) | Electronic counting frequency meter | |
SU490041A1 (en) | Digital frequency meter | |
SU1322168A1 (en) | Device for determining number of pulses between coincidence packets of two pulse sequences | |
SU1027633A1 (en) | Single pulse signal shape digital registering device | |
SU744622A1 (en) | Device for determining pulse train repetition frequency deviation from the predetermined frequency | |
SU482688A1 (en) | Device for determining the maximum | |
SU841097A1 (en) | Pulse delay device | |
SU1083330A1 (en) | Frequency multiplier | |
SU746395A1 (en) | Frequency monitoring apparatus | |
SU496669A1 (en) | Timer Shaper | |
SU1529425A1 (en) | Device for gating delayed sampled signals |