SU830359A1 - Распределитель - Google Patents

Description

Изобретение о,тноситс  к вычислительной технике и может быть использовано в импульсной технике и устройствах автоматики Б качестве временного распределител  или адресного счетчика с дешифратором гщреса.

-Известен распределитель на основе сдвигающего регистра, в котором сдвигаетс  унитарный код, содержащий одну единицу, котора  последовательно проходит разр ды 1, 2 ... Г1Х

Однако такой распределитель требует больших аппаратных затрат, так как число триггеров в нем равно, где п - число выходов распределите- л .

Наиболее близким к предлагаемому по технической сущности  вл етс  распределитель , содержащий двоичный счетчик и дешифратор. Счетчик последовательно переключаетс  в состо ни  0,1,2, ..., 2 -1 Г2,

Недостатком такого распределител   вл етс  возможность ложных срабатываний дешифратора.

Цель изобретени  - устранение ложных срабатываний дешифратора распределител  без ограничени  длительност его выходных сигналов стробирующим

импульсом, т.е. повышение надежности распределител .

Указанна  цель достигаетс  тем, что распределитель, содержащий п-разр дный счетчик и дешифратор, имеющий 2п выходов, импульсный вход распределител  подключен к счетному входу первого разр да счетчика, имеет п-1 триггеров, причем выход каждого разр да счетчика, кроме последнего, соединен со счетным входом соответствующего триггера, а инверсные и пр мые выходы п-1 триггеров и последнегоп-го разр да счетчика соединены со входами дешифратора.

Такой распределитель содержит int log N триггеров счетчика и (intlog N)-1 вспомогательных триггеров , т.е. всего содержит (2 Intlog N)-1 триггеров, где N - число выходов дешифратора.

На фиг. 1 изображена схема распределител ; на фиг. 2 - временна  диаграмма распределител .

Схема распределител  содержит двоичный счетчик 1, содержащий в каж- . дом разр де триггер 2, триггер 3, дешифратор 4, вход начальной установки О распределител  5, импульсный

Еход ь распределител , выходы 7 дешифратора .

На временной диаграмме работы распределител  (фиг. 2) дл  N 32, где N - число выходов, обозначено; Bj( - импульсы на входе распределител , Т., - Ti,- - единичные выходы триггеров 2 счетчика 1; Tj, - т| - едининые выходы триггеров 3; 2, ..., выходы 7 дешифратора 4.

В момент прихода импульса на вхо распределител  мен етс  состо ние только одного из триггеров 3 (фиг.2 выходы которых соединены со входами дешифратора 4.Переключение триггера 3 из одного состо ни  в другое происходит только в том случае, когда триггер 2 двоччного счетчика 1 переходит из нулевого в единичное состо ние. Это  вл етс  условием, .достаточным дл  устранени  ложных срабатываний дешифратора.

Смена кодов распределител  32 импульсов происходит в следующей последовательности: О, 1, 3, 2, б, 7, 5,. 4, Ik, 13, 14, 10, 11, 9, 8, 24, 25, 27, 26, 30, ЗД, 29, 28, 20, 21, 23, 22, 18, 19, 17, 16.

По сравнению с известным устройством в предлагаемом распределителе введены вспомогательные триггеры, что позвол ет устранить ложные срабатывани  дешифратора без ограничени  длительности его выходных сигналов стробирующим импульсом, т.е. повысить надежность распределител .

Claims (2)

1.Хетагуров Я.Л. Малиновский В.В. и Потураев О.С. Основы инженерного

5 проектировани  управл ющих ЦВМ. Советское радио, М., с. 215-218.

2.Майоров С.Д., Майоров Г.И. Принципы организации цифровых машин, Л., 1974, с. 279, рис. 7.28 (прототип ) .

шишшшшшжшл

Т

Г Т5

Г1 Т 2

г,Л

ZJf