SU830359A1 - Distributor - Google Patents
Distributor Download PDFInfo
- Publication number
- SU830359A1 SU830359A1 SU792799548A SU2799548A SU830359A1 SU 830359 A1 SU830359 A1 SU 830359A1 SU 792799548 A SU792799548 A SU 792799548A SU 2799548 A SU2799548 A SU 2799548A SU 830359 A1 SU830359 A1 SU 830359A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- distributor
- decoder
- counter
- outputs
- triggers
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Изобретение о,тноситс к вычислительной технике и может быть использовано в импульсной технике и устройствах автоматики Б качестве временного распределител или адресного счетчика с дешифратором гщреса.The invention is related to computer technology and can be used in pulse technology and automation devices as a time distributor or address counter with a decoder.
-Известен распределитель на основе сдвигающего регистра, в котором сдвигаетс унитарный код, содержащий одну единицу, котора последовательно проходит разр ды 1, 2 ... Г1Х- A distributor is known on the basis of a shift register in which a unitary code containing one unit is shifted, which sequentially passes bits 1, 2 ... G1X
Однако такой распределитель требует больших аппаратных затрат, так как число триггеров в нем равно, где п - число выходов распределите- л .However, such a distributor requires a large amount of hardware, since the number of triggers in it is equal to, where n is the number of outputs of the distributor.
Наиболее близким к предлагаемому по технической сущности вл етс распределитель , содержащий двоичный счетчик и дешифратор. Счетчик последовательно переключаетс в состо ни 0,1,2, ..., 2 -1 Г2,Closest to the proposed technical entity is a distributor containing a binary counter and a decoder. The counter sequentially switches to the state 0,1,2, ..., 2 -1 T2,
Недостатком такого распределител вл етс возможность ложных срабатываний дешифратора.The disadvantage of such a distributor is the possibility of false alarms of the decoder.
Цель изобретени - устранение ложных срабатываний дешифратора распределител без ограничени длительност его выходных сигналов стробирующимThe purpose of the invention is the elimination of false positives of the distributor decoder without limiting the duration of its output signals to gating
импульсом, т.е. повышение надежности распределител .impulse, i.e. increase the reliability of the distributor.
Указанна цель достигаетс тем, что распределитель, содержащий п-разр дный счетчик и дешифратор, имеющий 2п выходов, импульсный вход распределител подключен к счетному входу первого разр да счетчика, имеет п-1 триггеров, причем выход каждого разр да счетчика, кроме последнего, соединен со счетным входом соответствующего триггера, а инверсные и пр мые выходы п-1 триггеров и последнегоп-го разр да счетчика соединены со входами дешифратора.This goal is achieved by the fact that the distributor containing a n-bit counter and a decoder having 2p outputs, a pulse input of the distributor is connected to the counting input of the first digit of the counter, has n-1 triggers, and the output of each digit of the counter, except the last one, is connected with the counting input of the corresponding trigger, and the inverse and direct outputs of the n-1 trigger and the last digit of the counter are connected to the inputs of the decoder.
Такой распределитель содержит int log N триггеров счетчика и (intlog N)-1 вспомогательных триггеров , т.е. всего содержит (2 Intlog N)-1 триггеров, где N - число выходов дешифратора.Such a distributor contains int log N counter triggers and (intlog N) -1 auxiliary triggers, i.e. total contains (2 Intlog N) -1 flip-flops, where N is the number of outputs of the decoder.
На фиг. 1 изображена схема распределител ; на фиг. 2 - временна диаграмма распределител .FIG. 1 is a diagram of the distributor; in fig. 2 - timing diagram of the distributor.
Схема распределител содержит двоичный счетчик 1, содержащий в каж- . дом разр де триггер 2, триггер 3, дешифратор 4, вход начальной установки О распределител 5, импульсныйThe distributor circuit contains a binary counter 1 containing in each. house de trigger 2, trigger 3, decoder 4, the input of the initial installation On the distributor 5, pulse
Еход ь распределител , выходы 7 дешифратора .Distributor travel, outputs 7 decoder.
На временной диаграмме работы распределител (фиг. 2) дл N 32, где N - число выходов, обозначено; Bj( - импульсы на входе распределител , Т., - Ti,- - единичные выходы триггеров 2 счетчика 1; Tj, - т| - едининые выходы триггеров 3; 2, ..., выходы 7 дешифратора 4.On the timing diagram of the operation of the distributor (Fig. 2) for N 32, where N is the number of outputs, is indicated; Bj (- pulses at the input of the distributor, T., - Ti, - - single outputs of triggers 2 of counter 1; Tj, - t | - single outputs of triggers 3; 2, ..., outputs 7 of the decoder 4.
В момент прихода импульса на вхо распределител мен етс состо ние только одного из триггеров 3 (фиг.2 выходы которых соединены со входами дешифратора 4.Переключение триггера 3 из одного состо ни в другое происходит только в том случае, когда триггер 2 двоччного счетчика 1 переходит из нулевого в единичное состо ние. Это вл етс условием, .достаточным дл устранени ложных срабатываний дешифратора.At the moment of arrival of the pulse at the distributor input, the state of only one of the flip-flops 3 changes (Fig. 2, the outputs of which are connected to the inputs of the decoder 4. Switching the flip-flop 3 from one state to another occurs only when flip-flop 2 of the two-point counter 1 goes from zero to one. This is a condition that is sufficient to eliminate the false positives of the decoder.
Смена кодов распределител 32 импульсов происходит в следующей последовательности: О, 1, 3, 2, б, 7, 5,. 4, Ik, 13, 14, 10, 11, 9, 8, 24, 25, 27, 26, 30, ЗД, 29, 28, 20, 21, 23, 22, 18, 19, 17, 16.Change codes distributor 32 pulses occurs in the following sequence: O, 1, 3, 2, b, 7, 5 ,. 4, Ik, 13, 14, 10, 11, 9, 8, 24, 25, 27, 26, 30, 3, 29, 28, 20, 21, 23, 22, 18, 19, 17, 16.
По сравнению с известным устройством в предлагаемом распределителе введены вспомогательные триггеры, что позвол ет устранить ложные срабатывани дешифратора без ограничени длительности его выходных сигналов стробирующим импульсом, т.е. повысить надежность распределител .Compared with the known device, in the proposed distributor, auxiliary triggers are introduced, which makes it possible to eliminate the false alarms of the decoder without limiting the duration of its output signals with a strobe pulse, i.e. improve the reliability of the distributor.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792799548A SU830359A1 (en) | 1979-07-18 | 1979-07-18 | Distributor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792799548A SU830359A1 (en) | 1979-07-18 | 1979-07-18 | Distributor |
Publications (1)
Publication Number | Publication Date |
---|---|
SU830359A1 true SU830359A1 (en) | 1981-05-15 |
Family
ID=20842038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792799548A SU830359A1 (en) | 1979-07-18 | 1979-07-18 | Distributor |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU830359A1 (en) |
-
1979
- 1979-07-18 SU SU792799548A patent/SU830359A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU830359A1 (en) | Distributor | |
SU741322A1 (en) | Shifting memory | |
SU717756A1 (en) | Extremum number determining device | |
SU1118991A1 (en) | Information input device | |
SU588561A1 (en) | Associative memory | |
SU1005031A1 (en) | Device for comparing numbers | |
SU1552171A1 (en) | Device for comparison of numbers in residual classes system | |
RU2015538C1 (en) | Order statistics generator | |
SU962948A1 (en) | Variable priority device | |
SU1184076A1 (en) | Pulse sequence generator | |
SU1277387A2 (en) | Pulse repetition frequency divider | |
SU1683012A1 (en) | Device for modulo adding and subtracting numbers | |
SU807219A1 (en) | Device for programme-control of objects | |
SU716041A1 (en) | Device for determining the quantity of unities in binary number | |
SU1310822A1 (en) | Device for determining the most significant digit position | |
SU1180917A1 (en) | Permutation generator | |
SU1013959A1 (en) | Device for determination of data party | |
SU1262519A1 (en) | Device for logical processing of information | |
SU1203498A1 (en) | Digital function generator | |
SU1233167A1 (en) | Device for generating addresses for fast fourier transform algorithm | |
SU1024903A1 (en) | Device for number sorting | |
SU1130860A1 (en) | Dividing device | |
SU928342A1 (en) | Device for sorting numbers | |
SU602939A1 (en) | Information shifting arrangement | |
SU760088A1 (en) | Device for comparing numbers with two thresholds |