SU818024A1 - Digital communication system with error correction - Google Patents

Description

Изобретение относится к радиотехнике и может использоваться в системах связи и в телеметрии.The invention relates to radio engineering and can be used in communication systems and telemetry.

Известна цифровая система связи, содержащая распределитель, ключевые канальные элементы, кодирующий узел, триггер, ⁵ схему И, схему НЕ, схему НЕТ и схему ИЛИ [1].A known digital communication system containing a distributor, key channel elements, an encoding unit, a trigger, a ⁵ AND circuit, a NOT circuit, a NO circuit and an OR circuit [1].

Однако известное устройство имеет недостаточную пропускную способность.However, the known device has insufficient bandwidth.

Наиболее близкой к предлагаемой является цифровая система связи с исправлением ошибок, содержащая на передающей стороне последовательно соединенные синхронизатор, коммутатор, преобразователь «аналог—цифра» и последовательно соединенные формирователь сигналов и передатчик, второй вход которого соединен соответственно с выходом синхронизатора и другим входом преобразователя «аналог-цифра», причем выход синхронизатора подключен к первому входу формирователя сигналов, на приемной стороне последовательно сое- ²⁰ диненные приемник и декодирующий блок, причем выход приемника через селектор подключен к цифровому регистратору, а второй выход селектора подключен к другому входу декодирующего блока [2].Closest to the proposed one is a digital error-correcting communication system containing, on the transmitting side, a synchronizer, a switch, an analog-to-digital converter and series-connected signal driver and transmitter, the second input of which is connected respectively to the synchronizer output and the other analog input of the converter -digit ”, with the output of the synchronizer connected to the first input of the signal conditioner, on the receiving side, ²⁰ connected receivers and an encoding unit, the output of the receiver through a selector connected to a digital recorder, and the second output of the selector connected to another input of the decoding unit [2].

Однако эта цифровая система не обеспечивает достаточной точности передачи.However, this digital system does not provide sufficient transmission accuracy.

Цель изобретения — повышение точности передачи.The purpose of the invention is to improve the accuracy of transmission.

Указанная цель достигается тем, что в известную цифровую систему связи с исправлением ошибок введены на передающей стороне блок регистров, а также последовательно соединенные генератор эталонных сигналов, блок сумматоров по модулю два и η-разрядный регистр, выход которого подключен к второму входу формирователя сигналов, причем выходы преобразователя «аналог-цифра» подключены к другим входам блока сумматоров по модулю два, а через блок регистров подключены к третьему и четвертому входам формирователя сигналов, при этом выход синхронизатора подключен к входу генератора эталонных сигналов, на приемной стороне введены последовательно соединенные генератор эталонных сигналов и блок исправления ошибок, а также сумматор по модулю два, элемент задержки, блок корреляторов и анализатор, выход ко торого подключен к входу генератора эталонных сигналов, причем выход декодирующего блока подключен к первому входу сумматора по модулю два и к входу элемента задержки, выход которого подключен к второму входу сумматора по модулю два, выход которого подключен к первому входу блока корреляторов и второму входу блока исправления ошибок, выход которого подключен к другому входу цифрового регистра, при этом третий выход селектора подключен к другому входу генератора эталонных сигналов, другие выходы которого подключены соответственно к второму, третьему и четвертому входам блока корреляторов, выходы которого подключены к входам анализатора.This goal is achieved by the fact that in the well-known digital communication system with error correction, a register block is introduced on the transmitting side, as well as series-connected reference signal generator, adder block modulo two and η-bit register, the output of which is connected to the second input of the signal conditioner, and the outputs of the analog-to-digital converter are connected to the other inputs of the adder block modulo two, and through the register block are connected to the third and fourth inputs of the signal shaper, while the synchronous output the ator is connected to the input of the reference signal generator, on the receiving side are introduced series-connected reference signal generator and error correction unit, as well as an adder modulo two, a delay element, a correlator unit and an analyzer, the output of which is connected to the input of the reference signal generator, and the output of the decoding unit is connected to the first input of the adder modulo two and to the input of the delay element, the output of which is connected to the second input of the adder modulo two, the output of which is connected to the first input of the unit to correlators and the second input of the error correction block, the output of which is connected to another input of the digital register, while the third output of the selector is connected to another input of the reference signal generator, the other outputs of which are connected respectively to the second, third and fourth inputs of the correlator block, the outputs of which are connected to the inputs analyzer.

На чертеже представлена структурная электрическая схема предлагаемого, устройства.The drawing shows a structural electrical diagram of the proposed device.

Цифровая система связи с исправлением ошибок содержит на передающей стороне 1 синхронизатор 2, коммутатор 3, преобразователь 4 «аналог-цифра», формирователь 5 сигналов, передатчик 6, генератор 7 эталонных сигналов, блок 8 сумматоров по модулю два, блок 9 регистров и п-разрядный регистр 10, а на приемной стороне 11 приемник 12, декодирующий блок 13, селектор 14, сумматор 15 по модулю два, элемент 16 задержки, блок 17 корреляторов, анализатор 18, блок 19 исправления ошибок, генератор 20 эталонных сигналов и цифровой регистратор 21.The digital error-correction communication system contains on the transmitting side 1 a synchronizer 2, a switch 3, an analog-to-digital converter 4, a signal shaper 5, a transmitter 6, a reference signal generator 7, an adder unit 8 modulo two, a unit 9 registers and bit register 10, and on the receiving side 11, the receiver 12, the decoding unit 13, the selector 14, the adder 15 modulo two, the delay element 16, the correlator unit 17, the analyzer 18, the error correction unit 19, the reference signal generator 20 and the digital recorder 21.

Устройство работает следующим образом.The device operates as follows.

С помощью коммутатора 3 формируется периодическая последовательность выборок N параметров. Каждая выборка в преобразователе 4 преобразуется в цифровую форму. Выходы преобразователя 4 подключены параллельно ко входам блока 9 и к первым входам блока 8, на вторые входы которого генератором 7 поданы посылки эталонного сигнала. Результат поразрядного суммирования с выходов блока 8 вводится в п-разрядный регистр 10. Далее сигналы с блока 9 и п-разрядного регистра 10 поступают в формирователь 5, где формируется 3 п-разрядное слово, которое подается на вход передатчика 6 для управления его колебаниями. Синхронизатор 2 управляет работой всего бортового устройства.Using switch 3, a periodic sequence of samples of N parameters is formed. Each sample in the converter 4 is digitized. The outputs of the Converter 4 are connected in parallel to the inputs of block 9 and to the first inputs of block 8, to the second inputs of which the generator 7 sends the reference signal. The result of bitwise summation from the outputs of block 8 is input into a p-bit register 10. Next, the signals from block 9 and p-bit register 10 are fed to shaper 5, where a 3 p-bit word is generated, which is fed to the input of transmitter 6 to control its oscillations. Synchronizer 2 controls the operation of the entire on-board device.

Сигнал с выхода приемника 12 подается в декодирующий блок 13 и селектор 14. Поток двоичных посылок с выхода декодирующего блока 13 поступает одновременно на сумматор 15 и элемент 16 задержки, с выхода которого сигнал подается на первый вход сумматора 15, второй вход которого связан с выходом декодирующего блока 13. После суммирования по модулю два сигнал St вводится на запараллельные входы блока 19 и блока 17, на вторые входы которого с генератора 20 подаются эталонные сигналы и S эз ’ сдвинутые относительно друг друга.The signal from the output of the receiver 12 is supplied to the decoding unit 13 and the selector 14. The stream of binary packets from the output of the decoding unit 13 is fed simultaneously to the adder 15 and the delay element 16, the output of which is fed to the first input of the adder 15, the second input of which is connected to the output of the decoding block 13. After summing modulo two, the signal St is input to the parallel inputs of block 19 and block 17, the second inputs of which are supplied from the generator 20 by reference signals and S ez 'shifted relative to each other.

В блоке 17 производится умножение сигналов Si(t) с эталонными S₅₁(t)j S_?2(t) и S_3i(t), с последующим суммированием. Результирующие сигналы анализируются в анализаторе 18 по максимуму пика корреляционной функции.In block 17, the signals Si (t) are multiplied with the reference S ₅₁ (t) j S _{? 2} (t) and S _3i (t), followed by summation. The resulting signals are analyzed in the analyzer 18 to the maximum peak of the correlation function.

Обнаружение и исправление однократных ошибок производится блоком 19.The detection and correction of single errors is performed by block 19.

Предлагаемое устройство обеспечивает выделение синхросигналов групповой (словНой) синхронизации, помехоустойчивость которых при использовании кодов с неположительными побочными выбросами функции корреляции может быть весьма высокой. Кроме синхронизации, устройство позволяет исправлять все однократные ошибки в группах трехэлементных сигналов.The proposed device provides the allocation of synchronization signals of group (word) synchronization, noise immunity of which when using codes with non-positive side spikes of the correlation function can be very high. In addition to synchronization, the device allows you to correct all single errors in groups of three-element signals.

Claims (2)

1.Авторское свидетельство СССР № 462299, кл. Н 04 L 7/08, 1972.1. USSR author's certificate number 462299, cl. H 04 L 7/08, 1972. 2.Справочник по телеметрии. Пер. с англ, под ред. Р. Т. Сафарова. М., «Машиностроение , 1971, с. 202 (прототип).2. Telemetry reference. Per. from English, ed. R.T. Safarov. M., “Mechanical Engineering, 1971, p. 202 (prototype). ГR /л/ l