SU818024A1

SU818024A1 - Цифрова система св зи с исправле-НиЕМ ОшибОК

Info

Publication number: SU818024A1
Application number: SU792770484A
Authority: SU
Inventors: Риза Таджиевич Сафаров; Федор Евгеньевич Ухтин; Евгений Николаевич Демкин
Original assignee: Военный Инженерный Краснознаменныйинститут Им. A.Ф.Можайского
Priority date: 1979-05-25
Filing date: 1979-05-25
Publication date: 1981-03-30

Description

Изобретение относится к радиотехнике и может использоваться в системах связи и в телеметрии.

Известна цифровая система связи, содержащая распределитель, ключевые канальные элементы, кодирующий узел, триггер, ⁵схему И, схему НЕ, схему НЕТ и схему ИЛИ [1].

Однако известное устройство имеет недостаточную пропускную способность.

Наиболее близкой к предлагаемой является цифровая система связи с исправлением ошибок, содержащая на передающей стороне последовательно соединенные синхронизатор, коммутатор, преобразователь «аналог—цифра» и последовательно соединенные формирователь сигналов и передатчик, второй вход которого соединен соответственно с выходом синхронизатора и другим входом преобразователя «аналог-цифра», причем выход синхронизатора подключен к первому входу формирователя сигналов, на приемной стороне последовательно сое- ²⁰диненные приемник и декодирующий блок, причем выход приемника через селектор подключен к цифровому регистратору, а второй выход селектора подключен к другому входу декодирующего блока [2].

Однако эта цифровая система не обеспечивает достаточной точности передачи.

Цель изобретения — повышение точности передачи.

Указанная цель достигается тем, что в известную цифровую систему связи с исправлением ошибок введены на передающей стороне блок регистров, а также последовательно соединенные генератор эталонных сигналов, блок сумматоров по модулю два и η-разрядный регистр, выход которого подключен к второму входу формирователя сигналов, причем выходы преобразователя «аналог-цифра» подключены к другим входам блока сумматоров по модулю два, а через блок регистров подключены к третьему и четвертому входам формирователя сигналов, при этом выход синхронизатора подключен к входу генератора эталонных сигналов, на приемной стороне введены последовательно соединенные генератор эталонных сигналов и блок исправления ошибок, а также сумматор по модулю два, элемент задержки, блок корреляторов и анализатор, выход ко торого подключен к входу генератора эталонных сигналов, причем выход декодирующего блока подключен к первому входу сумматора по модулю два и к входу элемента задержки, выход которого подключен к второму входу сумматора по модулю два, выход которого подключен к первому входу блока корреляторов и второму входу блока исправления ошибок, выход которого подключен к другому входу цифрового регистра, при этом третий выход селектора подключен к другому входу генератора эталонных сигналов, другие выходы которого подключены соответственно к второму, третьему и четвертому входам блока корреляторов, выходы которого подключены к входам анализатора.

На чертеже представлена структурная электрическая схема предлагаемого, устройства.

Цифровая система связи с исправлением ошибок содержит на передающей стороне 1 синхронизатор 2, коммутатор 3, преобразователь 4 «аналог-цифра», формирователь 5 сигналов, передатчик 6, генератор 7 эталонных сигналов, блок 8 сумматоров по модулю два, блок 9 регистров и п-разрядный регистр 10, а на приемной стороне 11 приемник 12, декодирующий блок 13, селектор 14, сумматор 15 по модулю два, элемент 16 задержки, блок 17 корреляторов, анализатор 18, блок 19 исправления ошибок, генератор 20 эталонных сигналов и цифровой регистратор 21.

Устройство работает следующим образом.

С помощью коммутатора 3 формируется периодическая последовательность выборок N параметров. Каждая выборка в преобразователе 4 преобразуется в цифровую форму. Выходы преобразователя 4 подключены параллельно ко входам блока 9 и к первым входам блока 8, на вторые входы которого генератором 7 поданы посылки эталонного сигнала. Результат поразрядного суммирования с выходов блока 8 вводится в п-разрядный регистр 10. Далее сигналы с блока 9 и п-разрядного регистра 10 поступают в формирователь 5, где формируется 3 п-разрядное слово, которое подается на вход передатчика 6 для управления его колебаниями. Синхронизатор 2 управляет работой всего бортового устройства.

Сигнал с выхода приемника 12 подается в декодирующий блок 13 и селектор 14. Поток двоичных посылок с выхода декодирующего блока 13 поступает одновременно на сумматор 15 и элемент 16 задержки, с выхода которого сигнал подается на первый вход сумматора 15, второй вход которого связан с выходом декодирующего блока 13. После суммирования по модулю два сигнал St вводится на запараллельные входы блока 19 и блока 17, на вторые входы которого с генератора 20 подаются эталонные сигналы и S эз ’ сдвинутые относительно друг друга.

В блоке 17 производится умножение сигналов Si(t) с эталонными S₅₁(t)j S_?2(t) и S_3i(t), с последующим суммированием. Результирующие сигналы анализируются в анализаторе 18 по максимуму пика корреляционной функции.

Обнаружение и исправление однократных ошибок производится блоком 19.

Предлагаемое устройство обеспечивает выделение синхросигналов групповой (словНой) синхронизации, помехоустойчивость которых при использовании кодов с неположительными побочными выбросами функции корреляции может быть весьма высокой. Кроме синхронизации, устройство позволяет исправлять все однократные ошибки в группах трехэлементных сигналов.

Claims

1.Авторское свидетельство СССР № 462299, кл. Н 04 L 7/08, 1972.

2.Справочник по телеметрии. Пер. с англ, под ред. Р. Т. Сафарова. М., «Машиностроение , 1971, с. 202 (прототип).

Г

/л