SU809628A2 - Device for evaluating signal reception reliability - Google Patents
Device for evaluating signal reception reliability Download PDFInfo
- Publication number
- SU809628A2 SU809628A2 SU792755158A SU2755158A SU809628A2 SU 809628 A2 SU809628 A2 SU 809628A2 SU 792755158 A SU792755158 A SU 792755158A SU 2755158 A SU2755158 A SU 2755158A SU 809628 A2 SU809628 A2 SU 809628A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- signals
- clock
- pulses
- outputs
- Prior art date
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
Изобретение относится к связи, может использоваться в системах передачи цифровой информации.The invention relates to communication, can be used in digital information transmission systems.
По основному авт.св.№576673 известно устройство для оценки досто- 5 верности приема сигналов, содержащее частотный детектор, синхронизатор, аналого-цифровой преобразователь, блок формирования модулей отклонений, ... дешифратор отклонений, измеритель уровней флюктуаций, измеритель математического ожидания отклонений, корректор, двухкоординатный дешифратор, преобразователь номера шины в код и соответствующие связи [1]. 15By main avt.sv.№576673 known apparatus for evaluation dosto- 5 fidelity receiving signals comprising a frequency detector, a synchronizer, an analog-digital converter, the deviations generating unit modules ... decoder deviations meter fluctuation levels, meter expectation deviations, corrector, two-axis decoder, bus number to code converter and corresponding communications [1]. fifteen
Однако известное устройство имеет сравнительно невысокое быстродействие. Цель изобретения - повышение быстродействия устройства.However, the known device has a relatively low speed. The purpose of the invention is to increase the speed of the device.
Поставленная цель достигается тем, 20 что в устройство введены анализатор наличия тактовой синхронизации, анализатор наличия кадровой синхронизации и последовательно соединенные элемент ИЛИ и формирователь сигналов*5 управления, выходы которого подключены к дополнительным входам блока формирования сигналов модулей отклонений, измерителя уровня флюктуаций, измерителя математического ожидания 30 отклонений и преобразователя номера шины - в'код, при этом дополнительный выход синхронизатора соединен со входами анализаторов наличия тактовой и кадровой синхронизации, выходы которых подключены ко входам элемента ИЛИ.This goal is achieved by the fact that the device has a clock synchronization analyzer, a frame synchronization analyzer and an OR element in series with a control signal generator * 5, the outputs of which are connected to additional inputs of the signal generation block of the deviation modules, fluctuation level meter, mathematical expectation meter 30 deviations and the bus number converter - v'code, while the additional synchronizer output is connected to the inputs of the clock analyzers howling and frame synchronization, the outputs of which are connected to the inputs of the OR gate.
На чертеже приведена структурная электрическая схема предлагаемого устройства.The drawing shows a structural electrical diagram of the proposed device.
Устройство для оценки достоверности приема сигналов содержит частотный детектор 1, синхронизатор 2, аналого-цифровой преобразователь (АЦП) 3, блок 4 формирования сигналов модулей отклонений, дешифратор 5 отклонений, измеритель б уровня флюктуаций, измеритель 7 математического ожидания отклонений, корректор 8, двухкоординатный дешифратор 9, преобразователь 10 номера шины в код, анализатор 11 наличия тактовой синхронизации, анализатор 12 наличия кадровой синхронизации, элемент ИЛИ 13, и формирователь 14 сигналов управления.A device for evaluating the reliability of receiving signals contains a frequency detector 1, a synchronizer 2, an analog-to-digital converter (ADC) 3, a unit 4 for generating signals of the deviation modules, a decoder 5 deviations, a meter b of the level of fluctuations, a meter 7 for the mathematical expectation of deviations, a corrector 8, a two-coordinate decoder 9, a bus number to code converter 10, a clock synchronization analyzer 11, a frame synchronization analyzer 12, an OR element 13, and a control signal generator 14.
Устройство работает следующим образом.The device operates as follows.
Амплитуды видеоимпульсов, поступающих с выхода частотного детектора 1, преобразуются с помощью АЦП 3 в цифровую форму. Младшие разряды результата преобразования отдельного символа, характеризующие отклонение его амплитуды от номинального уровня позиции, поступают на входы блока 4, выходные сигналы которого в виде параллельных кодов служат исходными для дешифратора 5 и измерителей 6 и 7. Измеритель 6 формирует величину, характеризующую текущее рассеяние принимаемых реализаций, и представляет ее в виде соответствующего номера выхода, на котором появляется импульс, проходящий далее на один из сигнальных входов корректора 8. Последний корректирует результаты измерения , _ уровня флюктуаций в зависимости от кода математического ожидания отклонений, поступающего на его управляющие входы с измерителя 7. Сигналы с дешифратора 5 и корректора 8 в виде импульсов с их определенных выхо- 20 дов поступают на двухкоординатный дешифратор 9, формирующий сигнал очередной оценки на одной из выходных шин. Преобразователь 10 преобразует оценки достоверности в двоичные чис- 25 ла, придавая им тем самым содержательность в абсолютной шкале достоверностей.The amplitudes of the video pulses coming from the output of the frequency detector 1 are converted using ADC 3 into digital form. The smallest bits of the conversion result of a single symbol, characterizing the deviation of its amplitude from the nominal position level, go to the inputs of block 4, the output signals of which in the form of parallel codes serve as the source for the decoder 5 and meters 6 and 7. The meter 6 generates a value characterizing the current scattering of the received implementations , and presents it in the form of the corresponding output number, on which a pulse appears, passing further to one of the signal inputs of corrector 8. The latter corrects the result s measurements, _ the level of fluctuations depending on the code of the mathematical expectation of deviations arriving at its control inputs from meter 7. The signals from decoder 5 and corrector 8 in the form of pulses from their specific outputs 20 are fed to a two-coordinate decoder 9, which forms a signal for the next evaluation on one of the output tires. The converter 10 converts the reliability estimates into binary numbers 25, thereby giving them meaningfulness in the absolute scale of reliability.
Синхронная работа устройства и других узлов приемной станции (на чертеже не показаны) обеспечивается синхросигналами с синхронизатора 2. С дополнительного выхода синхронизатора 2 поток синхроимпульсов, выде ленных при принятии сигнала, поступа- gg ет на входы анализаторов 11 и 12. По следние, анализируя этот поток, выделяют в нем по какому-либо критерию интервалы, в которых тактовые или кадровые синхросигналы непригодны для дальнейшего использования. На выходах анализаторов 11 и 12 формируются импульсы с длительностью, оп-1 ределяемой интервалами прерываний тактовой и кадровой синхронизаций соответственно. Эти импульсы объеди- 45 няются в элементе ИЛИ 13 и поступают на вход формирователя 14. Последний по каждому входному импульсу вырабаты вает ряд сигналов управления, которые блокируют блок 4 на время существования входного импульса, препятствуя тем самым прохождению кодов АЦП 3, обнуляют измерители 6 и 7, приводя их в исходные состояния и, поступая на преобразователь 10, вызывают выработку им низшей оценки достоверности или специального признака недостоверности.Synchronous operation of the device and other nodes of the receiving station (not shown in the drawing) is provided by clock signals from synchronizer 2. From the additional output of synchronizer 2, the stream of clock pulses allocated when the signal was received, gg arrives at the inputs of analyzers 11 and 12. Lastly, analyzing this flow, allocate in it by any criterion intervals in which clock or frame clocks are unsuitable for further use. At the outputs of the analyzers 11 and 12, pulses are generated with a duration determined by 1 intervals of interruptions of clock and frame synchronization, respectively. These pulses are combined 45 in the OR element 13 and fed to the input of the shaper 14. The last one generates a number of control signals for each input pulse that block block 4 for the duration of the input pulse, thereby preventing the passage of the ADC 3 codes, reset meters 6 and 7, bringing them to their initial states and entering the transducer 10, cause them to develop a lower rating of reliability or a special sign of unreliability.
При восстановлении синхронизации управляющие сигналы пропадают, и устройство для оценки достоверности переходит в режим нормального функционирования.When synchronization is restored, the control signals disappear, and the device for evaluating the reliability goes into normal operation.
Предлагаемое устройство повышает эксплуатационные характеристики приемной станции системы связи и экономичность обработки принимаемой информации .The proposed device improves the operational characteristics of the receiving station of the communication system and the efficiency of processing received information.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792755158A SU809628A2 (en) | 1979-04-13 | 1979-04-13 | Device for evaluating signal reception reliability |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792755158A SU809628A2 (en) | 1979-04-13 | 1979-04-13 | Device for evaluating signal reception reliability |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU576673 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU809628A2 true SU809628A2 (en) | 1981-02-28 |
Family
ID=20823050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792755158A SU809628A2 (en) | 1979-04-13 | 1979-04-13 | Device for evaluating signal reception reliability |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU809628A2 (en) |
-
1979
- 1979-04-13 SU SU792755158A patent/SU809628A2/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2243269A (en) | Decoding binary-coded transmissions | |
JPH05197442A (en) | Clock synchronizing method for receiving pulse- position coding signal | |
GB2176977A (en) | Apparatus and method for producing a signal-to-noise ratio figure of merit for digitally encoded-data | |
ES8202229A1 (en) | Equipment for testing a videography television receiver. | |
SU809628A2 (en) | Device for evaluating signal reception reliability | |
JP3846330B2 (en) | Collected data synchronization method and data processing system | |
US4644563A (en) | Data transmission method and system | |
US3548107A (en) | Signal processing apparatus for multiplex transmission | |
US5363438A (en) | Selective ringing receiving device and method | |
US3500202A (en) | Testing system for pulse repeater systems using code converters | |
KR0136048B1 (en) | Synchronization signal detecting system | |
RU2731207C1 (en) | Method for increasing processing efficiency of ultra-wideband short pulse signals at a receiving side | |
SU688082A1 (en) | Discrete information transmission system | |
SU540383A1 (en) | Device for adaptive reception of discrete signals | |
SU587633A1 (en) | Device for evaluating the error probability in systems with multilevel signals | |
SU959286A2 (en) | Apparatus for detecting errors of bipolar signal | |
SU656230A1 (en) | Receiver of self-synchronizing pulse trains | |
SU1093987A1 (en) | Frequency meter | |
SU801031A1 (en) | Device for evaluating signal reception fidality | |
SU640307A1 (en) | Statistic analyzer | |
SU1251342A1 (en) | Method and apparatus for measuring coordinates of spot centre | |
JPS63274238A (en) | Optical ppm synchronizing system | |
SU1164892A1 (en) | Method and device for transmission and reception of binary signals | |
SU919136A1 (en) | Discrete signal receiving device | |
SU651484A1 (en) | Analogue message receiver |