SU798833A1 - Multiplying-dividing device - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть примене но в цифровых приборах дл  обработки результатов измерени  (выполнение ; прог ежуточных операций). известно устройство дл  умножени  делени , содержащее генератор импуль сов,, два делител  частоты и два счет чика f 1 . Недостатками данного устройства  вл ютс  необходимость представлени  одного из сомножителей в дополни тельном коде, а также аппаратурна  избыточность. Наиболее близким по технической . сущности к предлагаемому  вл етс  устройство, содержащее генераторимпульсов- , делитель частоты, первый элемент И, два счетчика, RS-триггер группу элементов И, второй и третий элемент и, переключатель режима, выход генератора соединен с входом делител  частоты; выходы первого счетчика соединены с входами группы элементов И, s-вход RS-триггера соеди-нен с шиной Пуск, а выход с первыми входами второго и третьего элементов И. Первый счетчик  вл етс  суммирующим, а второй вычи,тающим , при этом выходы генератора импульсов и делител  частоты, соединенного с управл ющим входом, соединены через двухпозиционный переклю чатель с вторыми входами второго и третьего элементов И, а выходы второго и третьего элементов И - с входами соответственно суммирующего и вычитающего счетчиков р. Недостатком данного устройства  вл етс  аппаратурна  избыточность. Цель изобретени  - сокращение аппаратурных затрат. .Поставленна  цель достигаетс  тем,что устройство, содержащее генератор импульсов, делитель частоты, первый элемент И, два счетчика, два триггера, первую группу элементов И, причем единичные выходы первого счетчика соединены с информационными входами элементов И первой группы, входы управлени  которых соединены с выходом , первого элемента И, информационные входы которого соединены с .нулевыми выходами второго счетчика, S-вход первого триггера  вл етс  входом пуска устройства, S и R - входы второго триггера  вл ютс  соответственно входами делени  и умножени , информационные входы делител  первого и второго счетчиков соединены сThe invention relates to computing and can be applied in digital instruments for processing measurement results (execution; prog daily operations). A device for multiplying the division is known, which contains a pulse generator, two frequency dividers and two counters f 1. The disadvantages of this device are the need to represent one of the factors in the additional code, as well as hardware redundancy. The closest technical. The essence of the invention is a device containing oscillator pulses, a frequency divider, the first And element, two counters, an RS trigger and a group of And elements, a second and third element, and a mode switch, the generator output is connected to the input of a frequency divider; the outputs of the first counter are connected to the inputs of a group of elements And, the s-input of the RS flip-flop is connected to the Start bus, and the output to the first inputs of the second and third elements I. The first counter is summing, and the second subtractor is melting, while the outputs of the generator pulses and a frequency divider connected to the control input are connected via a two-position switch with the second inputs of the second and third elements I, and the outputs of the second and third elements I to the inputs of the summing and subtracting counters, respectively. The disadvantage of this device is hardware redundancy. The purpose of the invention is to reduce hardware costs. The goal is achieved by the device containing a pulse generator, a frequency divider, the first element AND, two counters, two triggers, the first group of elements AND, and the single outputs of the first counter are connected to the information inputs of the AND elements of the first group, the control inputs of which are connected to the output of the first element AND, whose information inputs are connected to the zero outputs of the second counter, the S input of the first flip-flop is the start input of the device, S and R are the inputs of the second flip-flop are respectively input ami dividing and multiplying, data inputs of the first divider and second counters are connected to the

входиыми шинами операндов, а выходы элементов И первой группы соединены с выходом устройства, содержит также второй и третий элементы И, элемент ИЛИ-НЕ и вторую группу элементов И, при этом выход генератора импульсов соединен с первым входом второго элемента И, второй вход которого соединен с единичным выходом первого триггера , а третий вход - с инверсным Й-входом первого триггера и выходом элемента ИЛИ-НЕ первый вход которого соединен с выходом третьего элемента И и входами управлени  элементов И.второй группы, информационные входы которых соединены с единичными выходами второго счетчика, а выходы с выходом устройства, единичный выход второго триггера соединен с входом вычитани  первого счетчика, входом сложени  второго счетчика и управл ющим входом третьего элемента И, а нулевой выход - с входом сложени  первого счетчика, входом вычитани  второго счетчика и управл ющим входом первого элемента И, информационные входы третьего элемента И соединены с Нулевыми выходами первого счетчика, счетный вход которого , соединен с счетным входом делител  частоты и выходом второго элемента И, а выход переноса делител  частоты соединен с счетным входом второго счетчика, а -выход первого элемента И соединен с вторым входом элемента ИЛИ-НЕ.input bus operands, and the outputs of elements AND of the first group are connected to the output of the device, also contains the second and third elements AND, the element OR NOT and the second group of elements AND, while the output of the pulse generator is connected to the first input of the second element AND, the second input of which is connected with the single output of the first trigger, and the third input with the inverse TH input of the first trigger and the output of the element OR NOT the first input of which is connected to the output of the third element AND and the control inputs of the element I. the second group, information inputs cat The first are connected to the single outputs of the second counter, and the outputs from the device output, the single output of the second trigger is connected to the subtracting input of the first counter, the adding input of the second counter and the control input of the third element And, and the zero output to the second input of the second counter the counter and the control input of the first element I, the information inputs of the third element I are connected to the zero outputs of the first counter, the counting input of which is connected to the counting input of the frequency divider and the output of the second of the AND gate, and the carry output of the frequency divider is connected to the counting input of the second counter, and the-output of the first AND element is connected to a second input of OR-NO element.

На,чертеже схематически представлено предлагаемое устройство.In the drawing, a schematic representation of the proposed device.

Устройство содержит генератор 1 импульсов, делитель 2 частоты, первый элемент ИЗ, первый 4 и второй 5 счетчики, первый 6 и второй 7 триггеры, первую группу элементов И 8, вход 9 пуска, вход 10 делени , вход 11 умножени , шины 12-14 операндов , выход 15 устройства, второй 16 и третий 17 элементы И, элемейт 1-8, вторую группу элементов И 19, входы 20 и 21 управлени  вводом информации -первого 4 и второго 5 счетчиков.The device contains a pulse generator 1, a frequency divider 2, the first element IZ, the first 4 and second 5 counters, the first 6 and second 7 triggers, the first group of elements AND 8, start input 9, division input 10, multiplication input 11, buses 12-14 operands, device output 15, second 16 and third 17 elements AND, element 1-8, second group of elements AND 19, inputs 20 and 21 of the input information control — first 4 and second 5 counters.

Работает устройство следующим образом.The device works as follows.

Перед началом операции умножени  на шины 13 и 14 поступают коды чисел А И Б, которые необходимо перемножить . Сигнал, укаэывакнций, что будет выполнена операци  умножени , представл ет собой короткий отрицательный импульс, который поступа  на вход 11 устанавливает в О триггер 7 и обнул ет делитель 2 частоты и первый счетчик 4. Сигнал Пуск, приход щий на вход 9 (узкий отрицательный импульс) устанавливает триггер 6 в состо ние 1, Высокий потенциал с единичного выхода триггера 6 приходит на вход элемента И 16 и разрешает прохождение через элементBefore the start of the multiplication operation, the codes of numbers A & B, which need to be multiplied, are transmitted to the buses 13 and 14. The signal indicated by the multiplication operation is a short negative pulse, which at input 11 sets trigger signal 7 at О and embeds frequency divider 2 and first counter 4. Start signal arriving at input 9 (narrow negative pulse ) sets trigger 6 to state 1; High potential from a single output of trigger 6 arrives at the input of element AND 16 and allows passage through the element

И 16 положительных импульсов с генератора 1, так как на выходе элемента ИЛИ-НЕ 18 в данный момент тоже присутствует высокий потенциал. В этот же момент высокий потенциал с нулевого выхода триггера 7 поступаетна вход установки суммировани  в счетчике 4 и на вход установки вычитани  в счетчике 5. Импульсы, поступающие с выхода элемента И 16, начинают суммироватьс  в счетчике 4 и в счетчике делител  2 частоты. .После прохождени  на вход делител  2 частоты количества импульсов, равного значению кода числа А, на выходе делител  2 частоты по вл етс  импульс,And there are 16 positive pulses from the generator 1, since at the output of the element OR-NOT 18 at the moment there is also a high potential. At the same time, the high potential from the zero output of the trigger 7 is fed to the input of the summation installation in counter 4 and to the input of the subtraction installation in counter 5. The pulses coming from the output of element 16 begin to sum in counter 4 and in the divider counter 2 frequencies. .After passing to the input of splitter 2 a frequency of the number of pulses equal to the value of the code of the number A, a pulse appears at the output of frequency splitter 2,

5 который поступает на счетный вход счетчика 5, и от содержимого счетчика 5 вычитаетс  одна единица, а в счетчике 4 в данный момент находитс  код, равный значению числа А. После5 which is fed to the counting input of the counter 5, and one unit is subtracted from the contents of the counter 5, and in the counter 4 at the moment there is a code equal to the value of the number A. After

0 прихода следующей серии импульсов с выхода элемента И 16 на входы счетчика 4 и делител  2 частоты, равной значению числа А, из кода счетчика0 arrival of the next series of pulses from the output element And 16 to the inputs of counter 4 and divider 2 frequency equal to the value of the number A, from the counter code

5вычитаетс  еще одна единица, а к 5 содержимому счетчика 4 снова прибавл етс  значение числа А.5, one more unit is subtracted, and to 5, the contents of counter 4 again add the value of the number A.

Аналогичным образом проходит данна  операци  и дальше, пока код вIn a similar way, this operation proceeds further until the code in

Q счетчике 5 не станет равным нулю, после чего срабатывает элемент И 3, так как на всех входах его высокие потенциалы, которые вызывают на его выходе также высокий потенциалQ counter 5 will not be equal to zero, after which the element And 3 is triggered, since at all inputs its high potentials, which also cause a high potential at its output

. (информационные входы элемента И 3 подключены к выходам -нулевых плеч триггеров счетчика 5, а управл ющий вход подключен к выходу нулевого плеча триггера 7. Высокий-потенциал с выхода элемента И 3 поступает. (the information inputs of the And 3 element are connected to the outputs of the zero arms of the triggers of the counter 5, and the control input is connected to the output of the zero arm of the trigger 7. The high potential from the output of the And 3 elements enters

0 на вход элемента ИЛИ-НЕ 18 и вызывает на его выходе низкий потенциал, а также поступает на .управл ющие входы 8 группы элементов И 8, которые разрешают прохождение кода счетчика 4 на выход 15 устройства. Низкий потенциал с выхода элемента ИЛИ-НЕ 18 поступает на вход элемента И 16 И запрещает прохождение через него импульсов с генератора, а0 to the input of the element OR NOT 18 and causes a low potential at its output, as well as to the control inputs 8 of the group of elements AND 8, which allow the passage of the counter code 4 to the output 15 of the device. The low potential from the output of the element OR NOT 18 arrives at the input of the element AND 16 And prohibits the passage through it of pulses from the generator, and

0 также поступает на R-вход триггера0 also enters the R-input trigger

6и устанавливает его в состо ние О. Низкий потенциал снулевого вьЬсода триггера 6 также поступает на вход элемента И 16,.запреща  прохождение через него импульсов генератора. На шине 15 устройства через врем / равное A-B-d/f (f - частота генератора ) , получен выходной код, равный произведению чисел А и Б, т.е. .6 and sets it to the state O. The low potential of the nullity of the trigger 6 also enters the input element And 16, prohibiting the passage through it of generator pulses. On the bus 15 of the device, in time / equal to A-B-d / f (f is the generator frequency), an output code equal to the product of the numbers A and B was received, i.e. .

Перед делением делимое записываетс  в счетчик 4, а делитель поступает через вход 13 устройства на вход делител  2 частоты. Операци Before dividing, the dividend is recorded in the counter 4, and the divider is fed through the input 13 of the device to the input of the divider 2 frequency. Operations

Claims (2)

5 делени  производитс  аналогичным вышеизложенному образом, только при данной операции триггер 7 устанавлТТваетс  в состо ние 1 и даёт :раз решение на вычитание из содержимого счетчика 4 и прибавление к му счетчика 5. В счетчике 5 накапли ваетс  частное. При равенстве нулю содержимого счетчика 4 срабатывает элемент И 17 и разрешает прс.чождение кода счетчи ка через выходной элемент И 19 на выходы 15 устройства. Сигнал с выхо да элемента И 17, пройд  через элемент ИЛИ-НЕ 18, устанавливает в О триггер 6 и блокирует прохождение импульсов с генератора через элемен И 16. На выходе 15 устройства через врем , равное Г-1/f , будет выходной код, равный частному от делени  числа Г на число А, т.е. . Таким образом из-за введени  элемента ИЛИ-НЕ, элемента И и группы элементов И, применени  реверсивныхсчетчиков , а также определенному соединению всех элементов схемы между собой, удалось сократить число разр дов во втором счетчике в два раза, что дает дополнительный выигрыш в аппаратуре. В данной схеме количество разр дов В счетчике 5 равно значению числа разр дов требуемых дл  хранени  частного, в то врем  ка в известном количестве разр дов в счётчике 5 равно числу разр дов, требуемых дл  хранени  делимого. Формула изобретени  Делительно-множительное устройство ,. содержащее генератор импульсов, делитель частоты, первый элемент И, два счетчика, два триггера, первую груЛпу элементов И, причем единичные выходы первого счетчика соединены с информационными входами элементов И первой группы, входы управлени  которых соединены с выходом первого элемента И, информационные входы которого соединены с нулевыми выходами второго счетчика, S-вхбд первого триггера  вл етс  входом пуска устройства, S и R - входы второго триггера. вл ютс  соответст венно входами делени  и умножени , информационные входы де-.-штел  первого и второго счетчиков соединены с входными шинс1ми операндов -, а выходы элементов И первой группы соединены с выходом устройства, о т л и ч а ющ ее с   тем что, с целью сокращени  аппаратурных затрат, оно содержит второй и третий элементы И, элемент ИЛИ-НЕ и вторую группу элементов И/ при этом выход генератора импульсов соединен с первым входом .второго элемента И, второй вход ко торого соединен с единичным выходом первого триггера, а третий вход с инверсным R-входом первого триггера и выходом,элемента ИЛИ-НЕ, первый вход которого соединен с выходом третьего элемента И и входами управлени  элементов И второй группы, информационные входы которых соединены с единичными выходами второго счетчика , а выходы - с выходом устройства , единичный выход второго триггера соединен с входом вычитани  первого счетчика, входом сложени  второго счетчика и управл к цимвходом третьего элемента И, а нулевой выход - с входом сложени  первого счетчика, входом вычитани  второго счетчика и управл ющим входом первого элемента И, информационные входы третьего элемента И соединены с нулевыми выходами первого счетчика, счетный вход которого соединен с счетным входом делител  частоты и выходом второго элемента И, выход переноса делител  частоты соединен с счетным входом второго счетчика, а выход первого элемента И соединен с вторым входом элемента ИЛИ-НЕ. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР №392495, кл. G 06 F 7/39, 1974 5 divisions are performed in the same way as above, only with this operation, trigger 7 is set to state 1 and gives: once the solution for subtracting from the contents of counter 4 and adding counter 5 to the mu, counter 5 is accumulated in counter 5. When the contents of counter 4 are zero, the element AND 17 is triggered and enables the reading of the counter code through the output element AND 19 to the outputs 15 of the device. The signal from the output of the element And 17, having passed through the element OR-NOT 18, sets in O the trigger 6 and blocks the passage of pulses from the generator through the element 16. At the output 15 of the device, after a time equal to G-1 / f, there will be an output code equal to the quotient of dividing the number of G by the number of A, i.e. . Thus, due to the introduction of an OR-NOT element, an AND element and an AND group of elements, the use of reversible counters, as well as a certain connection of all the elements of the circuit among themselves, it was possible to reduce the number of bits in the second counter by half, which gives an additional gain in hardware. In this scheme, the number of bits in the counter 5 is equal to the number of bits required to store the quotient, while in a known number of bits in the counter 5 is equal to the number of bits required to store the dividend. Claims of invention of a multiplying device,. containing a pulse generator, a frequency divider, the first element And two counters, two flip-flops, the first group of elements And, and the single outputs of the first counter are connected to the information inputs of the elements And the first group, the control inputs of which are connected to the output of the first element And, the information inputs of which are connected with the zero outputs of the second counter, S-ixbd of the first trigger is the device start input, S and R are the inputs of the second trigger. are the inputs of division and multiplication, the information inputs of the de-plumes of the first and second counters are connected to the input buses of operands-, and the outputs of the AND elements of the first group are connected to the output of the device, so that in order to reduce hardware costs, it contains the second and third elements AND, the element OR NOT and the second group of elements AND (the output of the pulse generator is connected to the first input of the second element AND, the second input of which is connected to the single output of the first trigger, and third entry with inv the pc R-input of the first trigger and the output of the element OR NOT, the first input of which is connected to the output of the third element AND and the control inputs of the elements of the second group, whose information inputs are connected to the single outputs of the second counter, and the outputs to the output of the device, a single output The second trigger is connected to the input of the subtraction of the first counter, the input of the addition of the second counter and the control to the digital input of the third element I, and the zero output to the input of the addition of the first counter, the input of the subtraction of the second counter and the control input The first element And, the information inputs of the third element And are connected to the zero outputs of the first counter, the counting input of which is connected to the counting input of the frequency divider and the output of the second element And, the transfer output of the frequency divider is connected to the counting input of the second counter, and the output of the first element And is connected to the second input of the element OR NOT. Sources of information taken into account during the examination 1. USSR author's certificate No. 392495, cl. G 06 F 7/39, 1974 2. Авторское свидетельство СССР 271115, кл. G 06 F 7/52, 1969 (прототип).2. USSR author's certificate 271115, cl. G 06 F 7/52, 1969 (prototype).