Claims (2)
Дл этого в предлагаемый умножитель частоты следовани периодических импульсов введен коммутатор, первый вход которого подключен к выходу генератора опорной частоты, второй вход - к выходу первого триггера, первый выход - к счетному входу счетчика импульсов, второй выход к первому входу первого элемента ИЛИ, выход которого соединен со входом делител частоты, а второй вход объединен со входом счетчика импульсов и подключен к выходу сравнивающего устройства, при этом выход первого триггера соединен с первым входом первого ключа, второй выход которого подключен к выходу делител частоты, выход второго триггера соединен с первым входом второго ключа, второй вход которого подключен к выходу счетчика импульсов, а выходы ключей через второй элемент ИЛИ соединены со счетным входом реверсивного счетчика. На чертеже изображена блок-схема пред лагаемого умножител . Умножитель содержит генератор 1 опорной частоты, коммутатор 2 выходных сигналов генератора опорной частоты, счетчик 3 импульсов, реверсивный счетчик 4, сравнивающее устройство 5, делитель 6 частоты, первый триггер 7, второй триггер 8, элемент 9 И, элементы ИЛИ 10 и 11 и ключи 12 и 13. Входом устройства вл етс шина 14, а выходом - шина 15. Шина 14 св зана со входом триггера 7, одним из входов элемен та 9 и шиной сброса делител 6. Выход триггера 7 соединен с управл ющим входом коммутатора 2, который подключен ко входу счетчика 3, либо через один из входов элемента 10 ИЛИ св зан со входом делител 6, Счетчики 3 и 4 подключены поразр дно к сравнивающему устройству 5, выход которого соединен с шиной сброса счетчика 3, одним из входов триггера 8, вторым входом элемента ИЛИ 10 и выходной шиной 15. Выход делител 6 соединен со входом сброса триггера 7 и одним из входов ключа 13, другой вход которого соединен с выходом триггера 7 и суммирующим входом счетчика 4, Выход триггера 7 соединен также со вторым вхо дом элемента 9 И, выход которого подключен ко второму входу триггера 8. Выход триггера 8 соединен с одним из входов ключа 12 и вычитающим входом счетчика 4. Другой вход ключа 12 соединен со счетчиком 3. Выходы ключей 12 и 13 св заны через элемент 11 ИЛИ со счетным входом счетчика 4, Умножитель работает следующим образом . Пусть, например, умножитель находитс в некотором исходном состо нии, при котором счетчик 3, делитель 6, триггеры 7 и 8 наход тс в нулевом, сброженном состо нии , а в счетчике 4 записано число, задающее коэффициент умножени устройст ва. С приходом очередного импульса умножаемой последовательности триггер 7 пере брасываетс в единичное состо ние, коммутатор 2 соедин ет выход генератора 1 со входом счетчика 3, который начинает считать импульсы опорной частоты. По мере заполнени счетчика 3, значение записываемого в нем кода повышаетс и достигает значени , записанного в счетчике 4, в результате чего срабатывает сравнив ющее устройство 5, выходной импульс которого подаетс на вход делител 6 через элемент 10, на второй вход триггера 8, шину 15 и вход сброса счетчика 3. Счетчик 3 сбрасываетс в нулевое состо ние , в делителе 6 записываетс единица, а состо ние триггера 8 не измен етс . Дальнейшее поступление импульсов опорной частоты с выхода коммутатора 2 приводит к повторению цикла работы счетчика 3. При этом выдаетс второй импульс и в делителе 6 записываетс двойка. Работа счетчика 3 повтор етс до тех пор пока на выходе сравнивающего устройства 5 не по витс число импульсов, равное коэффициенту умножени . Когда число на входе делител 6, коэффициент делени которого равен коэффициенту умножени , достигнет величины коэффициента умножени , на выходе делител 6 по вл етс импульс, перевод щий триггер 7 в нулевое состо ние . С переходом в нулевое состо ние триггера 7 коммутатор 2 переключает выход генератора 1 со входа счетчика 3 на вход делител 6 через элемент ИЛИ 1О. В нулевом положении триггера 7 открываетс также ключ 13 и разрешающий сигнал подаетс на суммируюший вход счетчика 4. Если число импульсов, поступившее с выхода генератора 1 на вход делител 6, во врем нулевого состо ни триггера 7,меньше коэффициента умножени , то до по влени следующего входного импульса умножаемой последовательности на выходе делител 6 сигнал не по вл етс , и состо ние реверсивного счетчика 4 не измен етс . Если же число импульсов превышает коэффициент делени , то на выходе делител 6 по вл етс один или более импульсов , которые через открытый ключ 13 и элемент ИЛИ 11 подаетс на счетный вход счетчика 4, увеличива его показани так, чтобы в следующем периоде умножаемой частоты по вилось на шине 15 равномерно распределенное число импульсов, равное коэффициенту умножени умножител . Если за период входной последовательности число выходных импульсов меньше коэффициента умножени , то импульс на выходе делител 6 не по вл етс , триггер 7 остаетс в единичном состо нии, коммутатор 2 не переключает сигнал генератора 1, на элементе И 9 сохран етс разрешающий потенциал, и следующий входной импульс , сбрасыва делитель 6, проходит через элемент 9 И и переводит триггер 8 в единичное состо ние. Выходное напр жение триггера 8 подаетс на вычитающий вход счетчика 4 и разрешает прохождение сигналов счетчика 3 через ключ 12, элемент ИЛИ 11 на счетный вход счетчика 4. Вход ключа 12 подключен к тем триг герам счетчика 3, которое обеспечивают деление частоты сигналов генератора 1 на величину, равную коэффициенту умножени . Триггер 8 сбрасываетс в нулевое состо ние первым выходным импульсом умножител , следующим за импульсом входной последовательности. Поэтому количество импульсов, прошедших через ключ 12, уме шающих показани счетчика 4, определ етс временным интервалом между входным импульсом и первым импульсом устро ства 5. Формула изобретени Умножитель частоты следовани периодических импульсов, содержащий генератор опорной частоты, ключи, элементы ИЛИ сравнивающее устройство, к разр дным вхо дам которого подключены разр дные выходы счетчика импульсов и реверсивного счетчика, вычитающий вход которого подключен к выходу первого триггера, а сум мирующий вход - к выходу второго триггера , один из входов которого соединен с выходом сравнивающего устройства, а другой вход - с выходом элемента И, первый вход которого подключен к выходу первого триггера, второй вход объединен с первым входом первого триггера, с входом сброса делител частоты и подключен к входной шине, а второй вход первого триггера подключен к выходу делител частоты , отличающийс тем, что, с целью повышени точности умножени , в него введен коммутатор, первый вход которого подключен к выходу генератора опорной частоты, второй вход - к выходу первого триггера, первый выход - к счетному входу счетчика импульсов, второй выход - к первому входу первого элемента ИЛИ, выход которого соединен со входом делител частоты, а второй вход объединен со входом счетчика импульсов и подключен к выходу сравнивающего устройства , при этом выход первого триггера соединен с первым входом первого ключа, второй выход которого подключен к выходу делител частоты, выход второго триггера соединен с первым входом второго ключа, второй вход которого подключен к выходу счетчика импульсов, а выходы ключей через второй элемент ИЛИ соединены со счетным входом реверсивного счетчика. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 337947, кл. Н ОЗ К 23/00,28.12.70; To do this, a switch is introduced into the proposed frequency multiplier following a periodic pulse, the first input of which is connected to the output of the reference frequency generator, the second input - to the output of the first trigger, the first output - to the counting input of the pulse counter, the second output to the first input of the first element OR, whose output connected to the input of the frequency divider, and the second input is combined with the input of the pulse counter and connected to the output of the comparing device, while the output of the first trigger is connected to the first input of the first key, second The output of which is connected to the output of the frequency divider, the output of the second trigger is connected to the first input of the second key, the second input of which is connected to the output of the pulse counter, and the outputs of the keys through the second OR element are connected to the counting input of the reversible counter. The drawing shows a block diagram of the proposed multiplier. The multiplier contains the generator 1 reference frequency, switch 2 output signals of the reference frequency generator, pulse counter 3, reversing counter 4, comparing device 5, frequency divider 6, first trigger 7, second trigger 8, element 9 AND, elements OR 10 and 11 and keys 12 and 13. The input of the device is bus 14, and the output is bus 15. Bus 14 is connected to trigger input 7, one of the inputs of element 9 and the reset bus of divider 6. Trigger output 7 is connected to control input of switch 2, which connected to the input of the counter 3, or through one of the inputs ale unit 10 OR is connected to the input of the divider 6, the counters 3 and 4 are connected bitwise to the comparison device 5, the output of which is connected to the reset bus of the counter 3, one of the inputs of the trigger 8, the second input of the element OR 10 and the output bus 15. The output of the divider 6 connected to the reset input of the trigger 7 and one of the inputs of the key 13, the other input of which is connected to the output of the trigger 7 and the summing input of the counter 4, the output of the trigger 7 is also connected to the second input of the element 9 And the output of which is connected to the second input of the trigger 8. The output trigger 8 is connected to one of the key 12 and subtractive input of the counter 4. The other input of the key 12 is connected to the counter 3. The outputs of the keys 12 and 13 are connected through the element 11 OR to the counting input of the counter 4, the multiplier works as follows. For example, suppose that the multiplier is in some initial state, in which counter 3, divisor 6, triggers 7 and 8 are in the zero, fermented state, and in counter 4 the number specifying the multiplication factor of the device is written. With the arrival of the next pulse of the multiplied sequence, the trigger 7 is shifted to one state, the switch 2 connects the output of the generator 1 to the input of the counter 3, which begins to read the pulses of the reference frequency. As the counter 3 is filled, the value of the code written in it rises and reaches the value recorded in counter 4, as a result of which the comparing device 5 is activated, the output pulse of which is fed to the input of divider 6 through element 10, to the second input of trigger 8, bus 15 and a reset input for counter 3. Counter 3 is reset to the zero state, one is recorded in divider 6, and trigger state 8 is not changed. Further arrival of the reference frequency pulses from the output of the switch 2 leads to the repetition of the cycle of operation of the counter 3. In this case, a second pulse is output and two in the divider 6 are recorded. The operation of counter 3 is repeated until the number of pulses equal to the multiplication factor does not appear at the output of the comparator device 5. When the number at the input of the divider 6, the division factor of which is equal to the multiplication factor, reaches the value of the multiplication factor, a pulse appears at the output of the divider 6, which triggers trigger 7 to the zero state. With the transition to the zero state of the trigger 7, the switch 2 switches the output of the generator 1 from the input of the counter 3 to the input of the divider 6 through the OR element 1O. In the zero position of trigger 7, the key 13 also opens and the enabling signal is fed to the summing input of counter 4. If the number of pulses received from the output of generator 1 to the input of divider 6, during the zero state of trigger 7, is less than the multiplication factor, then the next occurrence the input pulse of the multiply sequence at the output of the divider 6 signal does not appear, and the state of the reversible counter 4 does not change. If the number of pulses exceeds the division factor, then at the output of divider 6 one or more pulses appear, which through the public key 13 and the element OR 11 are fed to the counting input of counter 4, increasing its readings so that in the next period of the frequency to be multiplied on bus 15, a uniformly distributed number of pulses equal to the multiplier of the multiplier. If during the period of the input sequence the number of output pulses is less than the multiplication factor, then the pulse at the output of divider 6 does not appear, trigger 7 remains in one state, switch 2 does not switch the signal of generator 1, permitting potential is kept on AND 9, and the next the input pulse, dropping the divider 6, passes through the element 9 I and translates the trigger 8 into the unit state. The output voltage of the trigger 8 is applied to the subtracting input of counter 4 and allows the passage of signals from counter 3 through key 12, the OR 11 element to the counting input of counter 4. The input of key 12 is connected to those triggers of counter 3, which provide a division of the signals of generator 1 by the value equal to the multiplication factor. The trigger 8 is reset to the zero state by the first output pulse of the multiplier following the pulse of the input sequence. Therefore, the number of pulses transmitted through the switch 12, which reduce the readings of counter 4, is determined by the time interval between the input pulse and the first pulse of the device 5. Invention formula The periodic frequency pulse multiplier, containing the reference frequency generator, keys, OR elements comparing device, the discharge inputs of which are connected to the discharge outputs of a pulse counter and a reversible counter, the subtractive input of which is connected to the output of the first trigger, and the summing input to the output of the second the rigger, one of the inputs of which is connected to the output of the comparison device, and the other input - to the output of the element I, the first input of which is connected to the output of the first trigger, the second input is combined with the first input of the first trigger, to the input bus of the frequency divider and connected to the input bus, and the second input of the first trigger is connected to the output of a frequency divider, characterized in that, in order to increase the multiplication accuracy, a switch is introduced into it, the first input of which is connected to the output of the reference frequency generator, the second input to the output of the first trigger, the first output is to the counting input of the pulse counter, the second output is to the first input of the first OR element, the output of which is connected to the input of a frequency divider, and the second input is combined with the input of the pulse counter and connected to the output of the comparator, the output of the first trigger is connected with the first input of the first key, the second output of which is connected to the output of the frequency divider, the output of the second trigger is connected to the first input of the second key, the second input of which is connected to the output of the pulse counter, and the outputs of the keys through second OR element connected to the counting input of the reversible counter. Sources of information taken into account in the examination 1. USSR author's certificate number 337947, cl. N OZ K 23 / 00,28.12.70;
2.Авторское свидетельство СССР № 425315, кл. Н 03 К 1/16, 24,05.72прототип .2. USSR author's certificate number 425315, cl. H 03 K 1/16, 24,05.72 prototype.