SU752764A1 - Pulse train generator - Google Patents

Pulse train generator Download PDF

Info

Publication number
SU752764A1
SU752764A1 SU772495880A SU2495880A SU752764A1 SU 752764 A1 SU752764 A1 SU 752764A1 SU 772495880 A SU772495880 A SU 772495880A SU 2495880 A SU2495880 A SU 2495880A SU 752764 A1 SU752764 A1 SU 752764A1
Authority
SU
USSR - Soviet Union
Prior art keywords
generator
counter
register
pulse
pulses
Prior art date
Application number
SU772495880A
Other languages
Russian (ru)
Inventor
Борис Александрович Таушан
Альберт Михайлович Якубович
Original Assignee
Предприятие П/Я М-5537
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5537 filed Critical Предприятие П/Я М-5537
Priority to SU772495880A priority Critical patent/SU752764A1/en
Application granted granted Critical
Publication of SU752764A1 publication Critical patent/SU752764A1/en

Links

Landscapes

  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Complex Calculations (AREA)

Description

Изобретение относитс  к импульсной технике, а именно, к устройствам дл  формировани  импульсов и может быть использовано в системах цифровой обработки и передачи информации. Известен генератор, содержащий дешиф ратор, блок переключателей, счетчик, регистр, сумматор по модулю два, блок элементов И Однако этот генератор генерирует толь ко одну импульсную последовательность. Наиболее близким по технической сущности к предлагаемому  вл етс  генерато который состоит из сдвигового регистра, охваченного логической обратной св зью, формировател  начальных условий, линии задержки, устройства формировани  строба дл  ключевой схемы, через которую подключен генератор тактовых импульсов, на сдвиговый регистр. Двоична  информацион на  последовательность символов ХЛ поступает на формирующее устройство, вы рабатывающее короткие импульсы, которы задают начальные услови  во всех триггерных  чейках регастра. Через некоторое врем , определ емое линией задержки и необходимое дл  записи начальных условий, с выхода устройства формировани  строба на ключевую схему подаетс  строб, открывающий эту схему дл  тактовых импульсов , и регистр начинает вырабатывать последовательность импульсов. В момент окончани  строба ключева  cxsvia закрываетс  и генерирование последовательности прекращаетс . Поспе этого ввод тс  начальные услови , соответствующие слэдующему информационному символу, и схема начинает работать так же, как описе но выше 2. Генерируема  последовательность может быть сн та с любого разр да регист ра, при Э.ТОМ последовательность имеет ту же структуру и отличаетс  только сдвигом по времени. Дл  контрол  многоканальной-системы, св занной с приемником (к с ЦВМ) посредством коммутатора одним 37 каналом св зи, необходимо, чтобы контроль каналов прсизводипс  синхронно, чтобы контрольные коды поканально отли чались друг от друга и измен лись от .такта к такту по заданному закону. Известный же генератор обеспечивает только одну импульсную последовательность. Цель изобретени  - увеличение числа одновременно генерируемых импульсных последовательностей. Цель достигаетс  тем, что в генера ,тор импу пьсных последовательностей, содержащий регистр сдвига с логическим блоком в обратной св зи, генератор тактовых импульсов, выход которого под . ключен к первому входу к/почевого элемента , -второй вход которого подключен через последовательно соединенные форми рователь строба, пинию задержки и формирователь импульсов к первым входам регистра сдвига, вторые входы которого соединены с выходом ключевого элалента , в него дополнительно введены лини  задержки, счетчик импульсов с параллель ным вводом и генератор тактовых импульсов , выход которого подключен к тактирующим входам счетчика импульсов с пapaллeльньпv вводом синхронизирующи входы которого соединены через дополни тельную линию задержки с выходом ключевого элемента, а информационные вход счетчика импульсов с параллельным вво дом подключены к разр дным выходам регистра сдвига с логическим блоком в цепи обратной св зи. На чертеже представлена функциональ на  схема генератора импульсных последовательностей , Генератор содержит регистр 1 сдвига с логическим блоком 2 в цепи обратной св зи, формирователь 3 импульсов, формирователь 4 строба, линии 5 и 6 за держки , ключевой элемент 7, генераторы 8 и 9 тактовых импульсов, счетчик 10 импульсов с параллельным вводом, состо щий -из первых элалентов 11-1-11Л совпадений, вторых элементов 12-1-12-п совпадени  элементов ИЛИ 13-1-13-П , и К-триггеров 14-1-14-П. Начальные услови  работы генераторалогическа  в одном из разр дов регистра 1 сдвига дл  определенности в младшем разр де) и логическа  обратна  св зь с выхода на вход регистра. Генератор работает следующим образом Двоична  информационна  псюледоватепьность символов поступит на формирующее устройство 3, вырабатьшакн 4 шее короткие импульсы, которые устанавливают начальные услови  в  чейках сдвигового регистра 1, Через некоторое врем , определ емое линией 5 задержки и необходимое дл  записи начальных условий в регистр 1, с выхода формировател  4 строба на ключевой элемент 7 подаетс  строб, открывающий этот элемент дл  тактовых импульсов генератора 8. Первый импульс генератора 8 тактовых импульсов, пропущенный ключевым элементом 7 переписывает I из младшего в старший раэр д регистра 1, через линию 6 задержки переписывает 1 из старшего разр да регистра в первый разр д счетчика 10 импульсов , при этом на вход второго разр да счетчика 10 импульсов поступает разрешение счета, так как на - первый элемент 12-1 совпадени  последовательного переноса подаетс  1 с выхода первого разр да счетчика 10 и 1 старшего разр да регистра 1 через элемент ИЛИ 13-1. Счетчик 10 начинает считать импульсы генератора 9 тактовых икшульсов (часто та генератора 9 тактовых ийпульсов больше частоты генератора 8 тактовых импульсов настолько, чтобы описьшаемый ниже цикл работы счетчика 10 укладывалс  в период частоты генератора 8 тактовых импульсов, а сквшкность генератора 8 должна быть больше или равна отношению частоты генератора 9 к частоте генератора 8), причем второй разр д счетчика 1О оказываетс  младшим, так как он стоит в режиме разрешени  счета до тех пор пока в первом разр де счет чшса 10 сохран етс  1. Импульсом (где Г| - число счетных  чеек счетчика) от начала счета записываютс  1 во всех разр5здах счет-. чика 10, а следующим импульсом во всех разр дах записываютс  логические О и счет прекращаетс , так как входы всех разр дов счетчика 10 оказываютс  закрытыми О с предыдущих разр дов. Очередной импульс генератора 8 так- . товых импульсов сдвигает в регистре 1 и записьшает во второй разр д счетчика 10, разрешение на счет получает третий разр д счетчика 10, который те перь становитс  младшим разр5вдом, а частота на его выходе по сравнению с предыдущим тактоц увеличиваетс  вдвое. Следовательно, каждому состо нию ре гистра 1 соответствует определенна  выходна  частота на выходах счетчика 10 и при рассматриваемых начальных услори х она измен етс  от разр да к разр |ду счетчика 10 кратно степени чнспа два При более сложных начальных услови х и логической обратной св зи генератор импульсных последовательностей работает аналогично, но при этом выходные часто- ты измен ютс  по более сложному зако1гу . Полный цикл работы генератора заканчиваетс  когда сдвиговый регистр 1 проходит через свои состош1и  и формирователь строба 4 закрьтает ключевой элемент 7. Таким образом, каждому ггаформационному символу на входе соответствует выходна  последовательность регист ра 1 определенной структуры, а каждому состо нию регистра 1 в свою очередьThe invention relates to a pulse technique, namely, devices for generating pulses, and can be used in digital processing and transmission systems. A generator is known that contains a decoder, a switch block, a counter, a register, a modulo adder, a block of AND elements. However, this generator only generates one pulse sequence. The closest in technical essence to the present invention is a generator which consists of a shift register covered by logic feedback, an initial conditioner, a delay line, a strobe generation device for the key circuit through which the clock is connected, to the shift register. Binary information on the sequence of CL characters arrives at the forming device, which generates short pulses, which set the initial conditions in all trigger cells of the regaster. After some time, determined by the delay line and necessary for recording the initial conditions, from the output of the gate forming device, a gate is fed to the key circuit, which opens this circuit for clock pulses, and the register begins to generate a sequence of pulses. At the moment the strobe ends, the key cxsvia closes and the generation of the sequence stops. After this, the initial conditions corresponding to the next information symbol are entered, and the scheme starts working in the same way as described above 2. The generated sequence can be removed from any bit of the register, with E.TOM the sequence has the same structure and only differs time shift. To control the multichannel system connected to the receiver (k with a digital computer) by means of a switch with one 37 channel of communication, it is necessary that the monitoring of the production channels is synchronous, the control codes are per channel different from each other and changed from the tact to the tact according to the specified to the law. The known generator provides only one pulse sequence. The purpose of the invention is to increase the number of simultaneously generated pulse sequences. The goal is achieved by the fact that, in a generator, a torus of impulse sequences containing a shift register with a logic block in feedback, a clock pulse generator, the output of which is under. It is connected to the first input to the / pochovogo element, the second input of which is connected via serially connected strobe shaper, pin delay and pulse shaper to the first inputs of the shift register, the second inputs of which are connected to the output of the key element, the delay line is additionally entered with a parallel input and a clock pulse generator, the output of which is connected to the clock inputs of the pulse counter with a parallel input; the clock inputs of which are connected via an additional iniyu delayed output a key element, and information input of the pulse counter with the parallel connected to house & Input dnym bit outputs of the shift register with the logical block in the feedback chain. The drawing shows a functional on the pulse sequence generator circuit, the generator contains a shift register 1 with logic block 2 in the feedback circuit, a pulse shaper 3, a gate shaper 4, lines 5 and 6 of the support, a key element 7, oscillators 8 and 9 clock pulses , counter 10 pulses with parallel input, consisting of the first elalents 11-1-11L matches, the second elements 12-1-12-p matches the elements OR 13-1-13-P, and K-triggers 14-1-14 -P. The initial conditions of operation are generic in one of the bits of the shift register 1 for definiteness in the lower order) and the logical feedback from the output to the input of the register. The generator works as follows. Binary information character characterization will go to the forming device 3, to create a neck 4 short pulses that set the initial conditions in the cells of the shift register 1, After some time, determined by the line 5 delay and necessary to record the initial conditions in register 1, s the output of the gate former 4 to the key element 7 is supplied with a strobe opening this element for the clock pulses of the generator 8. The first pulse of the generator of 8 clock pulses passed to The key element 7 rewrites I from the low to the high resolution of register 1, through line 6 of the delay rewrites 1 from the high register to the first discharge of the counter 10 pulses, while the resolution of the counter 10 pulses goes to the input of the second discharge of the counter, since - the first successive transfer match element 12-1 is fed 1 from the output of the first bit of counter 10 and 1 of the high bit of register 1 through the OR element 13-1. The counter 10 starts counting the pulses of the generator 9 clock pulses (the generator frequency 9 clock pulses is more than the generator frequency 8 clock pulses so that the cycle of the counter 10 described below is placed in the period of the generator frequency 8 clock pulses, and the generator 8 must be greater than or equal to oscillator frequency 9 to oscillator frequency 8), and the second bit of the 1O counter appears to be younger, since it is in the counting resolution mode until the first bit counts 10 is kept 1. It Olsen (where T | - counting the number of cells of the counter) from the beginning of the account recorded 1 in all razr5zdah counters. The next pulse in all bits is recorded as logical O and the counting stops, since the inputs of all bits of counter 10 are closed O from the previous bits. The next impulse of the generator 8 is the same. shifts pulses in register 1 and writes to the second bit of counter 10, the third digit of counter 10, which now becomes the least bit, gets resolution to the account, and the frequency at its output is doubled compared to the previous clock. Consequently, each state of register 1 corresponds to a certain output frequency at the outputs of counter 10 and, under the considered initial conditions, it changes from discharge to discharge of a counter 10 times the power of two. Under more complex initial conditions and logical feedback pulse sequences work in a similar way, but the output frequencies vary according to a more complex sequence. The full cycle of operation of the generator ends when the shift register 1 passes through its composites and the gate former 4 closes the key element 7. Thus, each input symbol corresponds to the output sequence of register 1 of a certain structure, and each state of register 1 in turn

соответствует набор импульсных последовательностей на выходах разр дов счетчика 1О, определ емый этой структурой .corresponds to a set of pulse sequences at the outputs of the bits of the 1O counter, defined by this structure.

Claims (2)

1.Авторское свидетельство СССР1. USSR author's certificate № 208351, кл. Н 03 К 5/153, 1966.No. 208351, cl. H 03 K 5/153, 1966. 2.Пенин П. И. Системы передачи цифровой информации, М., Советское радио 1976, ф. 5.5.2.Penin P.I. Digital Information Transmission Systems, Moscow, Soviet Radio 1976, f. 5.5. i Яi am
SU772495880A 1977-06-15 1977-06-15 Pulse train generator SU752764A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772495880A SU752764A1 (en) 1977-06-15 1977-06-15 Pulse train generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772495880A SU752764A1 (en) 1977-06-15 1977-06-15 Pulse train generator

Publications (1)

Publication Number Publication Date
SU752764A1 true SU752764A1 (en) 1980-07-30

Family

ID=20713126

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772495880A SU752764A1 (en) 1977-06-15 1977-06-15 Pulse train generator

Country Status (1)

Country Link
SU (1) SU752764A1 (en)

Similar Documents

Publication Publication Date Title
US5237615A (en) Multiple independent binary bit stream generator
SU752764A1 (en) Pulse train generator
SU1683017A1 (en) Modulo two check code generator
RU2022332C1 (en) Orthogonal digital signal generator
SU991586A2 (en) Device for shaping pseudorandom time pulse train
SU1487192A1 (en) Code-to-pulse-repetition rate converter
SU840900A1 (en) Divider
SU554618A1 (en) Preset Pulse Counter
SU1451719A1 (en) Codec for transmitting information with aid of imitation-proof signal sequences of complex shape
SU1157663A1 (en) Pulse train generator
SU824419A2 (en) Device for multiplying periodic pulse repetition frequency
SU1539972A1 (en) Pulse sequence generator
SU1103256A2 (en) Device for simulating digital radio-communication channel
SU465747A1 (en) Code Conversion Device
SU625203A1 (en) Parallel binary- to-numeric-pulse code converter
RU2024196C1 (en) Digital message encoder
SU594595A1 (en) Device for cycle synchronization with regeneration of discrete signals
SU534775A1 (en) Multichannel Random Number Generator
SU510797A1 (en) Cycle sync device
SU693359A1 (en) Cycle generator
SU1094137A1 (en) Pulse train shaper
SU976441A1 (en) Random pulse non-stationary train generator
RU1833907C (en) Method for transmission and reception of digital information and system for its realization
SU957260A2 (en) Device for digital magnetic recording
SU1068920A1 (en) Walsh function generator