SU1683017A1 - Modulo two check code generator - Google Patents
Modulo two check code generator Download PDFInfo
- Publication number
- SU1683017A1 SU1683017A1 SU894719283A SU4719283A SU1683017A1 SU 1683017 A1 SU1683017 A1 SU 1683017A1 SU 894719283 A SU894719283 A SU 894719283A SU 4719283 A SU4719283 A SU 4719283A SU 1683017 A1 SU1683017 A1 SU 1683017A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- register
- output
- inputs
- trigger
- Prior art date
Links
Landscapes
- Communication Control (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах сопр жени цифровых вычислительных машин с внешними абонентами. Цель изобретени - сокращение оборудование устройства. Устройство содержит регистр 1, регистр 2 сдвига, пер19 0The invention relates to automation and computer technology and can be used in interface devices of digital computers with external subscribers. The purpose of the invention is to reduce the device equipment. Device contains register 1, shift register 2, per19 0
Description
бb
13-2 13-2
6/76/7
3-П 3-P
(Л(L
тt
22 о-И22 OI
15 оQT-1115 QT-11
21-1 ;о; 21-1; o;
с with
Ј4Ј4
20-120-1
1П1P
12-112-1
ПИPI
12-212-2
1f-n1f-n
СWITH
12-п12-p
18 3 h-o18 3 h-o
ЪB
i.i.
20-120-1
вый триггер 3, элементы ИЛИ 4, 5, элементы И 6, 7, блок 8, 9 приоритета, второй триггер 10, группы элементов И 11-13, информационный вход 14 устройства, установочный вход 15 устройства, тактовый вход 16 устройства , вход 17 запуска устройства, выход 18 контрольного кода устройства, выход 19 конца работы устройства, вход 22 записи контролируемого кода устройства. После приведени устройства в исходное состо ние в регистр 1 записываетс контролируемый код. Блок 8 приоритета определ ет самую левую единицу в контролируемом коде , а блок 9 приоритета - самую правую единицу. Единица с выхода блока 8 приоритета записываетс в соответствующий разр д регистра 2 сдвига, а единица с выхода блока 9 приоритета поступает на вход соответствующего элемента И группы 13. По сигналу запуска устройства осуществл етс left trigger 3, elements OR 4, 5, elements AND 6, 7, block 8, 9 priority, second trigger 10, groups of elements AND 11-13, information input 14 of the device, installation input 15 of the device, clock input 16 of the device, input 17 start the device, the output 18 of the control code of the device, the output 19 of the end of the operation of the device, the input 22 of the recording of the controlled code of the device. After the device has been reset, register 1 is written to register 1. The priority block 8 defines the leftmost unit in the monitored code, and the priority block 9 defines the rightmost unit. The unit from the output of the priority block 8 is recorded in the corresponding bit of the shift register 2, and the unit from the output of the priority block 9 is input to the corresponding AND element of group 13. The device starts the signal
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах сопр жени цифровых вычислительных машин с внешними абонентами,The invention relates to automation and computer technology and can be used in devices connecting digital computers to external subscribers,
Целью изобретени вл етс сокращение оборудовани устройства.The aim of the invention is to reduce the hardware of the device.
На чертеже изображена функциональна схема устройства.The drawing shows a functional diagram of the device.
Устройство содержат регистр 1, регистр 2 сдвига, первый триггер 3, элементы ИЛИ 4 и 5, элементы И 6 и 7, блоки 8 и 9 приоритета , второй триггер 10, группы 11-13 элементов И, информационный вход 14 устройства, установочный вход 15 устройства , тактовый вход 16 и вход 17 запуска устройства , выход 18 контрольного кода устройства, выход 19 окончани работы устройства , группа элементов И 20 и группа элементов НЕ 21 первого блока 8 приоритета , вход 22 записи контрольного кода устройства .The device contains register 1, shift register 2, first trigger 3, elements OR 4 and 5, elements 6 and 7, blocks 8 and 9 of priority, second trigger 10, groups 11-13 of elements AND, information input 14 of the device, setup input 15 device, clock input 16 and device start input 17, device control code output 18, device operation end output 19, AND group 20 and HE group of elements 21 of the first priority block 8, input 22 of the device control code.
Каждый из блоков 8 и 9 приоритета содержит группу из (п-1) элементов И 20 и группу из (п-1) элементов НЕ 21, где п - количество разр дов в регистре. Первые входы всех элементов И 20 группы соединены с входами блока приоритета. Вход первого разр да (слева в блоке 8 и справа в блоке 9) входов блока приоритета соединен с первым выходом группы выходов блока приоритета и через первый элемент НЕ 21 группы с вторыми входами всех элементов И 20 (20-1)- 20 (п-1)-группы. Выход 1-го элемента И 20 группы соединен с выходамиEach of blocks 8 and 9 of priority contains a group of (n-1) elements And 20 and a group of (n-1) elements NOT 21, where n is the number of bits in the register. The first inputs of all elements And 20 groups are connected to the inputs of the priority block. The input of the first bit (on the left in block 8 and on the right in block 9) of the inputs of the priority block is connected to the first output of the group of outputs of the priority block and through the first element NOT 21 groups with the second inputs of all elements I 20 (20-1) - 20 (n 1) -groups. The output of the 1st element And 20 groups connected to the outputs
сдвиг информации в регистре 2 сдвига. При сдвиге информации перва группа 11 элементов И формирует управл ющие сигналы на счетный вход первого триггера 3 при наличии единиц в одноименных разр дах регистра 1 и регистра 2 сдвига. Окончание сдвига определ етс по влением единичного сигнала с соответствующего разр да регистра 2 сдвига на втором входе того элемента И третьей группы 13, на первом входе которой установлен единичный сигнал с выхода блока 9 приоритета. При этом второй триггер 10 запрещает подачу тактовых импульсов на вход регистра 2 сдвига и формирует на выходе 19 сигнал окончани работы устройства. С выхода первого триггера 3 считываетс кон- iрольный код Использование предложенной схемы фиксации окончани сдвига позвол ет уменьшить аппаратурные затраты в устройстве , 1 ил.shift information in register 2 shift. When the information is shifted, the first group of 11 elements And generates control signals to the counting input of the first trigger 3 in the presence of units in the corresponding bits of register 1 and register 2 of the shift. The end of the shift is determined by the appearance of a single signal from the corresponding bit of the shift register 2 at the second input of that element AND of the third group 13, at the first input of which there is a single signal from the output of priority block 9. In this case, the second trigger 10 prohibits the supply of clock pulses to the input of the shift register 2 and generates at the output 19 a signal to terminate the operation of the device. From the output of the first trigger 3, the cipher code is read. Using the proposed scheme for fixing the end of the shift allows to reduce the hardware costs in the device, 1 sludge.
блока приоритета и через (+1)-й элемент НЕ с (+2)-ми входами всех элементов И 20 группы , начина с (i+1)-ro. где I имеет значени от 1 до (п-1).priority block and through the (+1) -th element is NOT with (+2) -th inputs of all elements AND 20 groups, starting with (i + 1) -ro. where I has a value from 1 to (p-1).
Регистр 1 обеспечивает хранение контролируемого n-рззр дного кода принимаемого в устройство по входу 14. Блок 8 приоритета обеспечивает выделение крайней слева единицы в слове, хран щ с вRegister 1 provides storage of a controlled n-zzdra code taken into the device at input 14. Block 8 priority provides the selection of the leftmost units in the word stored in
регистре 1, и ее пересылку через вторую группу 12 элементов И в соответствующий разр д регистра 2 сдвига.register 1, and sending it through the second group of 12 elements AND to the corresponding register shift register 2.
Блок 9 приоритета обеспечивает выделение крайней справа единицы в слове, хран щемс в регистре 1, и ее пересылку на вход соответствующего элемента И третьей группы элементов И 13.The priority block 9 provides for the allocation of the rightmost unit in the word stored in register 1, and its forwarding to the input of the corresponding element AND of the third group of elements AND 13.
Второй элемент ИЛИ 4 обеспечивав установку в нулевое состо ние второго триггера 10 при подаче управл ющего сигнала по входу 15 или при сдайте единицы в рэги- стре 2 сдвига а разр д, в котором в регистре 1 записана крайн справа единица,The second element OR 4 ensures that the second trigger 10 is set to the zero state when the control signal is applied at input 15 or when you pass units in the shift register 2 and the bit in which the right-hand unit is written in register 1
Регистр 2 сдвига обеспечивает сдвигRegister 2 shift provides shift
единицы от разр да, в котором записана перва слева единица в регистре 1, до разр да , в котором в регистре 1 записана последн справа единица. При сдвиге единицы сигнала с выходов регистра 2 сдвигэ последовательно подаютс на вторые входы элементов И третьей группы 13 элементов И.units from the bit in which the first left unit is recorded in register 1, to the bit unit in which the last right unit is recorded in register 1. When the signal unit is shifted from the outputs of the register 2, the shift is sequentially fed to the second inputs of the AND elements of the third group of 13 I elements.
Перва группа 11 элементов И обеспечивает формирование единичных сигналовThe first group of 11 elements And provides the formation of single signals
через второй элемент ИЛИ 5 на счетныйthrough the second element OR 5 to countable
вход первого триггера 3 при совпадении единичных кодов в одноименных разр дах регистра 1 и регистра 2 сдвига в процессе сдвига единичного кода в регистре 2 сдвига.the input of the first trigger 3 in case of coincidence of unit codes in the same bits of register 1 and shift register 2 in the process of shifting the unit code in shift register 2.
Второй триггер 10 обеспечивает открытие первого элемента И 6 при установке его в единичное состо ние сигналом с выхода второго элемента И 7, а также формирование сигнала окончани работы на выходе 19 окончани формировани контрольного кода устройства при установке триггера 10 в нулевое состо ние.The second trigger 10 provides the opening of the first element AND 6 when it is set to one state by a signal from the output of the second element 7, as well as the formation of a work completion signal at the output 19 of the end of the formation of the control code of the device when the trigger 10 is set to zero.
Первый элемент И 6 обеспечивает прохождение импульсоз сдвига с тактового входа 16 устройства на тактовый вход регистра 2 сдвига.The first element And 6 provides the passage of pulsed shear from the clock input 16 of the device to the clock input of the shift register 2.
Второй элемент И 7 обеспечивает установку второго триггера 10 в единичное состо ние при подаче по входу 17 запуска устройства управл ющего сигнала только в том случае, если в контролируемом коде, хран щемс в регистре 1, есть единица хот бы в одном разр де. Длительность импульса на входе 17 устройства подбираетс из услови обеспечени пересылки через вторую группу 12 элементов И единицы в соответствующий разр д регистра 2 сдвига, формировани управл ющего сигнала через первый элемент ИЛИ 5 на второй вход второго элемента И 7 и установки в единичное состо ние второго триггера 10,The second element AND 7 ensures that the second trigger 10 is set to one when the control signal is applied to the start input 17 only if there is a unit in at least one bit in the monitored code stored in register 1. The pulse duration at the device input 17 is selected from the condition of providing transfer through the second group of 12 elements AND units to the corresponding bit of the shift register 2, generating a control signal through the first element OR 5 to the second input of the second element AND 7 and setting the single state to the second trigger ten,
При подаче сигнала на вход 15 обеспечиваетс приведение в исходное состо ние регистра 1, регистра 2 сдвига и первого 3 и второго 10 триггеров.When a signal is applied to input 15, a reset of register 1, shift register 2 and the first 3 and second 10 triggers is provided.
По окончании работы устройства на выходе 10 устройства формируетс контрольный код.Upon completion of the operation of the device, a control code is formed at the output 10 of the device.
Устройство работает следующим образом .The device works as follows.
По сигналу начальной установки на входе 15 устройства происходит обнуление регистра 1, регистра 2 сдвига и триггеров 3 и 10. По сигналу на входе 22 записи контролируемого кода устройства в регистр 1 через информационный вход 14 устройства записываетс контролируемый код. Блок 8 приоритета определ ет самую левую единицу в контролируемом коде, а блок 9 приоритета - самую правую единицу. Работа блоков 8 и 9 приоритета происходит одинаково.The initial setup signal at the device input 15 clears the register 1, the shift register 2, and triggers 3 and 10. The signal at the input 22 records the monitored device code to the register 1 via the information input 14 of the device, the monitored code is written. The priority block 8 defines the leftmost unit in the monitored code, and the priority block 9 defines the rightmost unit. The work of blocks 8 and 9 priority is the same.
Рассмотрим выделение самой левой единицы. Если единица находитс в самом левом разр де, то она проходит на выход блока 8 приоритета и через первый элемент НЕ 21-1 группы на вторые входы всех элементов И 20 группы, блокиру прохождение через них на выход блока 8 приоритета других единиц. Если в первом разр де записан нуль, то он, пройд через элемент НЕ 21-1Consider the selection of the leftmost unit. If the unit is in the leftmost bit, then it passes to the output of priority block 8 and through the first element of the NOT 21-1 group to the second inputs of all elements of group 20, blocking passage of the other units through the output of block 8. If zero is recorded in the first digit, then it has passed through the element NOT 21-1
группы, разрешает прохождение единицы через первый элемент И 20-1 группы при наличии единицы на его первом входе. Сигнал с выхода первого элемента И 20-1 rovnпы , пройд через второй элемент НЕ 21-2 группы, закрывает все оставшиес элементы И 20 (20-2) - 20-(п-1) группы и т.д. Таким образом, на выход блока 8 приоритета проходит единица первого слева, отличного отgroup, allows the passage of the unit through the first element And the group 20-1 in the presence of a unit at its first input. The signal from the output of the first element AND 20-1 rovnpy, having passed through the second element of the NOT 21-2 group, closes all remaining elements of the AND 20 (20-2) - 20- (p-1) group, etc. Thus, the unit of the first left, which is different from
0 нул разр да.0 zero bit.
По сигналу запуска, подаваемому по входу 17 устройства, единица с одного из выходов блока 8 приоритета записываетс через соответствующий элемент И второйAccording to the trigger signal supplied to the device input 17, the unit from one of the outputs of the priority block 8 is recorded through the corresponding element AND the second
5 группы 12 в регистр 2 сдвига, а единица с одного из выходов блока 9 приоритета поступает на вход соответствующего элемента И третьей группы 13. Одновременно с этим пока не окончитс сигнал на входе 17 уст0 ройства, через элемент И группы 11, соответствующий разр ду, в котором записана сама лева единица в регистре 1, элемент ИЛИ 5 на счетный вход первого триггера 3 и второй вход второго элемента И 7 подает5 с управл ющий сигнал, перевод щий первый триггер 3 и второй триггер 10 через второй элемент И 7 в единичное состо ние. При этом второй триггер 10 сигналом с единичного выхода открывгет первый элемент5 groups 12 into the shift register 2, and the unit from one of the outputs of priority block 9 is fed to the input of the corresponding element AND of the third group 13. At the same time, the signal at the input 17 of the device ends, through the AND element of group 11, corresponding to the bit in which the left unit itself is recorded in register 1, the OR element 5 to the counting input of the first trigger 3 and the second input of the second element AND 7 supplies 5 with a control signal that translates the first trigger 3 and the second trigger 10 through the second element 7 to the single state . In this case, the second trigger 10 signal from a single output opens the first element
0 И б и сигналы тактовой частоты с входа 16 устройства поступают на тактовый вход регистра 2 сдвига.0 And b and the clock frequency signals from the input 16 of the device arrive at the clock input of the shift register 2.
Сдвиг единицы в регистре 2 сдвига происходит до тех пор, пока выходной сигнал сThe unit shift in shift register 2 occurs as long as the output signal from
5 соответствующего разр да регистра 2 сдвига не по витс на втором входе того элемента И третьей группы 13, на первом входе которого сформирован единичный сигнал с выхода блока 9 приоритета. Этотуправл ю0 щий сигнал через элемент ИЛИ 4 устанавливает второй триггер 10 в нулевое состо ние, который запрещает прохождение тактовых импульсов через первый элемент И 6. Одновременно с этим едиьичный сигнал с нуле5 вого входа второго триггера 10 поступает на выход 19 устройства, сигнализиру об окончании формировани контрольного кода. Устройство готово к приему нового кода. В формировании контрольного кода на5 of the corresponding bit of register 2 shift is not in accordance with the second input of that element AND of the third group 13, at the first input of which a single signal is formed from the output of priority block 9. This control signal through the OR element 4 sets the second trigger 10 to the zero state, which prohibits the passage of clock pulses through the first element 6. At the same time, a single signal from the zero input of the second trigger 10 arrives at the output 19 of the device, signaling the end of formation control code. The device is ready to receive a new code. In the formation of the control code on
0 выходе 18 устройства принимает участие в процессе сдвига единицы в регистре 2 сдвига перва группа 11 элементов И, каждый элемент которой сравнивает содержимое одноименных разр дов регистра 1 и регист5 ра 2 сдвига. При наличии единиц в одноименных разр дах через элемент ИЛИ 5 на счетный вход первого триггера 3 подаетс управл ющий сигнал, перевод щий триггер 3 в противоположное состо ние. После окончани сдвига единицы в регистре 20 output 18 of the device takes part in the process of shifting the unit in the shift register 2, the first group of 11 AND elements, each element of which compares the contents of the same bits of register 1 and register 5 of the shift. If there are units in the same bits, the OR 5 element on the counting input of the first trigger 3 is given a control signal that translates the trigger 3 into the opposite state. After the end of the shift unit in register 2
сдвига первый триггер 3 содержит контрольный код, который выдаетс на выход 18 устройства.the first shift trigger 3 contains a control code, which is output at the device output 18.
8 случае формировани контрольного кода по модулю два дл информационного слова, содержащего только нули, блоки 8 и 9 приоритета не формируют выходных сигналов . При подаче сигнала запуска по входу устройства все разр ды регистра 2 сдви- остакхгс в нулевом состо нии, поэтомуIn the case of the generation of a control code modulo two for an information word containing only zeros, priority blocks 8 and 9 do not generate output signals. When a trigger signal is applied at the device input, all bits of register 2 are shifted in the zero state, therefore
10ten
через элементы И первой группы 11 и эле ч мент ИЛИ 5 на второй вход второго элемента И 7 не подаетс управл ющий сигнал. Поэтому после окончани сигнала запуска второй триггер 10 остаетс в нулевом состо- 15 нии и формирует на выход 19 устройства сигнал окончани формировани контрольного кода. Первый триггер 3 также остаетс в нулевом состо нии и выдает на выход 18 устройства контрольный код.20through the elements of the first group 11 and the element OR 5 to the second input of the second element And 7 there is no control signal. Therefore, after the termination of the trigger signal, the second trigger 10 remains in the zero state and generates at the device output 19 the termination code of the control code. The first trigger 3 also remains in the zero state and outputs the control code at output 18 of the device.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894719283A SU1683017A1 (en) | 1989-07-14 | 1989-07-14 | Modulo two check code generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894719283A SU1683017A1 (en) | 1989-07-14 | 1989-07-14 | Modulo two check code generator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1683017A1 true SU1683017A1 (en) | 1991-10-07 |
Family
ID=21461035
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894719283A SU1683017A1 (en) | 1989-07-14 | 1989-07-14 | Modulo two check code generator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1683017A1 (en) |
-
1989
- 1989-07-14 SU SU894719283A patent/SU1683017A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №1310824, кл.С 06 F 11/10, 1986. Авторское свидетельство СССР № 1596355,кл. G 06 F 11/10,1988. 16 6 кин и 6 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1683017A1 (en) | Modulo two check code generator | |
SU1596335A1 (en) | Device for shaping control code by modulo two | |
SU1185633A1 (en) | Device for transmission-reception of information | |
SU1675948A1 (en) | Device for restoration of clock pulses | |
RU1817106C (en) | Device for determining difference of sets | |
SU1432526A1 (en) | Device for sequential transmission of digital information | |
RU2034401C1 (en) | Threshold element | |
SU1037258A1 (en) | Device for determination of number of ones in binary code | |
SU959058A1 (en) | Data input device | |
SU479109A1 (en) | Device for comparing binary numbers | |
SU1539774A1 (en) | Pseudorandom series generator | |
SU1265975A1 (en) | Device for generating time intervals | |
SU720507A1 (en) | Buffer memory | |
SU1695305A1 (en) | Control character forming device | |
SU523532A1 (en) | Device for generating morse code | |
SU1432502A1 (en) | Device for comparing numbers | |
SU1746374A1 (en) | Basic function consistent system generator | |
SU1730733A1 (en) | Cyclic synchronization device | |
SU752764A1 (en) | Pulse train generator | |
SU1539831A1 (en) | Device for digital magnetic recording | |
SU1509992A1 (en) | Device for digital magnetic recording | |
SU1091227A1 (en) | Device for checking primary storage | |
SU1081637A1 (en) | Information input device | |
SU1160410A1 (en) | Memory addressing device | |
SU1338020A1 (en) | M-sequence generator |