SU1094137A1 - Pulse train shaper - Google Patents
Pulse train shaper Download PDFInfo
- Publication number
- SU1094137A1 SU1094137A1 SU823523267A SU3523267A SU1094137A1 SU 1094137 A1 SU1094137 A1 SU 1094137A1 SU 823523267 A SU823523267 A SU 823523267A SU 3523267 A SU3523267 A SU 3523267A SU 1094137 A1 SU1094137 A1 SU 1094137A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- input
- group
- multiplexer
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
1. ФОРМИРОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ, содержащий генератор импульсов, выход которого соединен с первьм входом элемента совпадени , выход которого соединен с первым входом счетчика импульсов, разр дные выходы которого соединены с группой входов программирующего блока, первьш выход которого соединен с вторым входом элемента совпадени , а второй выход программирующего блока соединен с вторым входом счетчика импульсов, причем группа I выходов программирующего блока соединена с первой группой входов мультиплексора , отличающийс тем, что, с целью расширени функциональньЕХ возможностей формировател путем увеличени длины периода вырабатываемых кодовых последовательностей , в него введены m блоков формировани вспомогательных последовательностей , выходы которых соединены с второй группой входов мультиплексора , вход синхронизации которого соединен с первым выходом программирующего блока, а первые и вторые входы блоков формировани вспомогательных последовательностей соединены с выходом элемента совпадени и вторым выходом программирующего блока соответственно. 2. Формирователь поп.1, отличающийс тем, что блок формировани вспомогательной последовательности содержит двоичный счетчик, разр дные выходы которого соединены с первой группой входов мультиплексора О и входами автономного программирую;о щего блока, группа выходов которого 412 соединена с второй группой входов мультиплексора, а первый выход авто00 номного программирующего блока соединен с входом двоичного счетчика.1. PULSE SEQUENCE FORMER, comprising a pulse generator, the output of which is connected to the first input of the match element, the output of which is connected to the first input of the pulse counter, the bit outputs of which are connected to the group of inputs of the programming unit, the first output of which is connected to the second input of the match element, and the second output of the programming unit is connected to the second input of the pulse counter, and the group I of the outputs of the programming unit is connected to the first group of multiplexer inputs; In order to expand the functionality of the driver by increasing the period length of the generated code sequences, m blocks of auxiliary sequences are entered into it, the outputs of which are connected to the second group of multiplexer inputs, the synchronization input of which is connected to the first output of the programming unit, and the first and the second inputs of the auxiliary sequence formation units are connected to the output of the coincidence element and the second output of the programmer. block accordingly. 2. Pop-up shaper 1, characterized in that the auxiliary sequence generating unit comprises a binary counter, the bit outputs of which are connected to the first group of inputs of multiplexer O and the inputs of stand-alone programming, the main unit whose group of outputs 412 is connected to the second group of inputs of the multiplexer, and the first output of the auto00 nominal programming block is connected to the input of a binary counter.
Description
Изобретение относитс к импульсной технике. Известно устройство дл получени импульсной последовательцости, содержащее несколько отдельных генераторов и логическую схему, св занную с генераторами и формирующую последовательности импульсов l3 . Недостатком указанного устройства вл етс его сложность. Наиболее близким к изобретению вл етс формирователь последователь ности импульсов, содержащий генератор импульсов, ВЬКОД которого СОедИней с первым входом элемента совпадени , выход которого соединен с пер вым входом счетчика импульсов, разр ные выходы которого соединены с группой входов программирующего блока , первый выход которого соединен с вторым входом элемента совпадени , а второй выход программирующего блока соединен с вторым входом счетчика импульсов, причем группа выходов про граммирукщего блока соединена с первой ГРУППОЙ входов мультиплексора 2 Недостатком указанного формировател вл етс ограниченна длина перибда формируемой последовательности Цель изобретени - расширение фун циональных возможностей формировател путем увеличени длины периода формируемых кодовых последовательнос тей импульсов. Поставленна цель достигаетс тем, что 0 формирователь последовательности импульсов, содержащий гене ратор импульсов, выход которого соединен с первым входом элемента совпа дени , выход которого соединен с входом счетчика импульсов, разр дные выходы которого соединены с группой входов программирующего блока, первьй выкод котор го соединен с вторым входом элемен та совпадени , а второй выход програ мирующего блока соединен с вторым входом счетчика импульсов, причем группа выходов программирующего блока соединена с первой группой входов мультиплексора, введены m блоков формировани вспомогательных последо вательностей, выходы которых соединены с второй группой входов мультиплексора , вход синхронизации которого соединен с первым выходом програм мирующего блока, а первые и вторые входы блоков формировани вспомогательньЕ : последовательностей соединены с выходом элемента совпадени и вторьм выходом программирующего блока соответственно. При этом блок формировани вспомогательной последовательности содержит двоичный счетчик, разр дные выходы которого соединены с первой группой входов мультиплексора и входами автономного программирующего блока, группа выходов которого соединена с второй группой входов мультиплексора , а первый выход автономного программирующего блока соединен с входом двоичного счетчика. На фиг. 1 представлена структурна схема формировател последовательности импульсов; на фиг. 2 структурна схема блока формировани вспомогательной последовательности; ка фиг. 3 - структурна схема программирующего блока; на фиг. 4 структурна схема автономного программирующего блока. Фор№1ронатель последовательности ршпульсов (фиг. 1) содержит генератор 1 импульсов, выход которого соединен с nepBb&t входом элемента 2 совпадени , выход которого соединен с первым входом счетчика 3 импульсов, разр дные выходы которого соединены с группой входов программирующего блока 4 ;1ервьй выход которого соединен с вторым входом элемента 2 совпадени , а второй выход - с вторым входом счетчика 3 импульсов, причем группа выходов программирующего бло-. ка 4 соединена с первой группой входов мультиплексора 5, m блоков б формировани вспомогательных последовательностей (6.1-6.т), выходы которых соединены с второй группой входов мультиплексора 5, вход синхрониэа1ЩИ которого соединен с первьм выходом программирующего блока 4, а первые , и вторые входы блоков 6 форгетровани вспомогательных последовательностей соединены с выходом элемента 2 совпадени и вторым выходом программирующего блока 4 соответственно. Блок 6 формировани вспомогательной последовательности (фиг. 2) содержит двоичньй счетчик 7, разр дные выходы которого соединены с первой группой входов мультиплексора 8 и входами автономного программирующего блока 9, группа выходов которого соединена с второй группой входов 31 мультиплексора 8, а первьй выход автономного программирующего блока, 9 соединен с входом двоичного счетчика 7, входы 10, 11 и его выход 12, ЯВЛЯЮ1ЦИЙСЯ также выходом мультиплексора 8. Программирующий блок 4 (фиг. 3) содержит п-разр дный регистр 13, 2 -разр дный регистр 14, блок 15 инверторов , элемент п (2И) - п ИЛИ-НЕ 16, элемент 17 задержки на один такт, элемент 18 совпадени , RS-триг гер 19, формирователь 20, шины Режим работы, и Запуск. Автономный программирующий блок 9 (фиг. 4) содержит г-разр дный регистр 21, 2 -разр дный регистр 22, блок 23 инверторов, элемент г(2И) - г ИЛИ-НЕ 24, элемент 25 задержки на такт, формирователь 26. Рассмотрим формирователь последовательности импульсов при , г,, , , , п 9. Дл получени исходной последовательности с периодом длительности, .равным, например, 199 тактам, в формирователе по окончании формировани 199-го двоичного символа последовательности осуществл етс переход к генерации 1-го символа периода. Дл этого необходимо занести в регистр 13 блока 4 код 011001110, в регистр 14 блока 4 - вектор 0001000100011111, в-регистры 21 блоков 9 - коды 1,100,10,110, в регистры 22 блоков 9 - коды 10, ХХХ10011, XI10, Х0011100 (X - или нуль или единица). Далее формирователь последователь ности импульсов работает следующим образом. В режиме однократной генерации на пмну Режим работы подаетс потенциал логической единицы, обеспечиваю щей прохождение сигнала с выхода элемента п(2И) - пИЛИ-НЕ 16 через элемент 17 задержки на такт и элемен 18 совпадени на вход R RS-триггера 19. I Первоначально RS-триггер 19,счетчи 7 импульсов блоков 6 формировани вспомогательных последовательностей и счетчик 3 наход тс в нулевом состо нии. Логический нуль с выхода RS-триггера 19, присутству на входе стробировани мультиплексора 5,обеспечивает наличие нулевого потенциала на выходе устройства, а также, посту 374 па на второй вход элемента 2 совпаде ки , запрещает прохождение импульсов с выхода генератора 1 на входы синхронизации счетчиков 7 блоков 6 формировани вспомогательных последовательностей и счетчика 3. Импульс запуска, поступающий по шине Запуск на вход S RS-триггера 19 устанавливает последний в единичное состо ние, что позвол ет импульсам от генератора 1 через элемент 2 совладени проходить на входы синхронизации счетчика 3 и счетчика 7 блоков 6 формировани вспомогательных последовательностей, а также об ее печивает наличие разрешающего потенциала на входе стробировани мультиплексора 5. Импульсы с выхода генератора 1, поступающие на входы синхронизации счетчика 3 и счетчиков 7 блоков 6 формировани вспомогательных последовательностей , измен ют их состо ние. Соответствующий данному состо нию г -компонентный (,2,3,4) набор из нулей и единиц подаетс с разр дных выходов счетчика 7 на адресные входы мультиплексора 8 блока 6.1 формировани вспомогательной последовательности . Управл ющие потенциалы с разр дных вькодов регистра 22 автономного программирующего блока 9 поступают на информационные входы мультиплексора 8 и определ ют реализу емую им переключательную функцию, поэтому в каждом такте на выходе 12 мультиплексора 8 по вл етс величина, котора в таблице истинности реализуемой переключательной функции соот ветствует г -компонентному набору из нулей и единиц, присутствующему на разр дных выходах счетчика 7. Счетчик 7 последовательно измен ет свое состо ние от нулевого до некоторого заданного, двоичный код которого хранитс в регистре 21 и представл ет собой величину, на единицу меньщую периода данной вспомогательной последовательности. Когда возрастающий с каждым тактом -разр дный код в счетчике 7 совпадает с кодом в регистре- 21, на выходе логического элемента г (2И) - г,- ИПИ-НЕ 24 по вл етс единичный потенциал, который задерживаетс на такт элементом 25 задержки, преобразуетс формирователем 26 в кратковременный импульс и устанавливает счетчик 7 в нулевое состо ние. В результате из регистра 22, начина с младших его разр дов последовательно считываютс двоичны символы периода данной вспомогатель ной последовательности, причем по завершению одного цикла чтени сраз же начинаетс следующий. На выходе 12 блоков 6.1-6.т формировани вспомогательных последова тельностей имеет двоичные сигналы с следующими периодами соответственно 01, 11001, 011, 0011100. Эти двоичные сигналы поступают на адресные входы мультиплексора 5, посредством которого над вспомогательными после довательност ми вьшолн етс логичес ка операци , вид которой определ етс ее вектором истинности, хранимым в регистре 14, На выходе мульт плексора 5 имеем символы требуемой двоичной последовательности с перио дом большой длительности о С целью прекращени генерации периода длины 210 после 199-го такта в регистре 13 хранитс двоичный код числа 198, Когда возрастающей с каждым тактом 9-разр дный код в сче чике 3 совпадает с кодом, хранимым в регистре 13, на выходе элемента 4(2И) - 4йЛИ- НЕ 16 по вл етс еди ичный потенциал,, который задержива етс на такт элементом 17 задержки., проходит через элемент 18 совпадени и, поступа на вход R RS-триггера 19, устанавливает его в нулевое состо ние. Посредством формировател 20 импульс с выхода элемента 17 задержки укорачиваетс , поступает на установочный вход счетчика 3 и через вкод 11 блоков 6о1-6.т формировани вспомогательных последовательностей на установочньй вход счетчика 7, принудительно возвраща их в нулевое состо ние. Логический нуль с выхода RS-триггера 19 запрещает прохождение импульсов от генератора 1 через элемент 2 совпадени на входы синхронизации счетчика 3 и счетчиков 7 блоков 6,1-6,га формировани вспомогательных последовательностей , а также обеспечивает по вление нулевого потенциала на выходе устройства вследствие наличи логического нул на входе стробирова ни мультиплексора 5., Генераци периода длины 199, имею щего требуемьм вид, завершена и может быть повторена только в случае поступлени импульса запуска на шину Запуск. В режиме периодической генерации на шину Режим работы подаетс потенциал логического нул запрещающий прохождение сигнала с выхода элемента п(2И) - пИЛИ-НЕ 16 через элемент 17 задержки на такт и элемент 18 совпа цени на вход R RS-триггера 19. По приходу импульса запуска на шину Запуск RS-триггер 19 устанавливаетс в единичное состо ние,обеспечива тем самым прохо5вдение импульсов от генератора 1 через элемент 2 совпадени на вход синхронизации счетчика 3 и счетчика 7 блоков 6.1-6.гг. формировани вспомогательных последовательностей, а также гфисутствие разрешающего потенциала на входе стробировани мультиплексора 5. Формирование двоичных символов требуемой последовательности производитс так же, как и в режиме однократной генерации, В течение такта, дл которого содержимое счетчика 3 совпадает с кодом в регистре 13, на выходе элемента 16 присутствует имп-ульс, который после укорочени формирователем 20 поступает на установочньй вход счетчика 3 и через вход 11 блоков , 6. формировани вспомогательных последовательностей на установочньй вход счетчика 7, принудительно возвраща их в нулевое состо ние. На этом завершаетс формкрованке одного, периода. Поскольку RS-триггер 19 остаетс в единичном состо нии, импульсы от генератора 1 беспреп тственно поступают на входы синхронизации счетчика 3 и счетчиков 7 блоков 6r1-6.m формировани вспомогательных последовэтельностей , а на входе стробировани мультиплексора 5 присутствует разрешающий потенциал, поэтому устройство непосредственно переходит к формированию следующего периода. Таким образом, данное устройство по сравнению с известным формирует как в однократном, так и в периодическом режимах последовательности импульсов больщей длины.периода за счет введени в устройство блоков фор чировани вспомогательных кодовых последовательностей.The invention relates to a pulse technique. A device for obtaining a pulse train is known, comprising several separate generators and a logic circuit connected to the generators and forming a sequence of pulses l3. The disadvantage of this device is its complexity. The closest to the invention is a pulse shaper comprising a pulse generator, the WHICH which is connected to the first input of the match element, the output of which is connected to the first input of the pulse counter, the differential outputs of which are connected to the group of inputs of the programming unit, the first output of which is connected to the second input of the coincidence element, and the second output of the programming unit is connected to the second input of the pulse counter, the group of outputs of the programmer unit being connected to the first GRU Poi 2 input multiplexer disadvantage of this shaper is limited length formed peribda sequence object of this invention - sic rational expansion capabilities shaper by increasing the period length code formed of sequences of pulses. The goal is achieved by the fact that a pulse shaper generator containing a pulse generator, the output of which is connected to the first input of a matching element, the output of which is connected to the input of a pulse counter, the bit outputs of which are connected to the group of inputs of the programming unit, the first code of which is connected with the second input of the coincidence element, and the second output of the programming unit is connected to the second input of the pulse counter, the output group of the programming unit being connected to the first input group The multiplexer codes, introduced m blocks of auxiliary sequence formation, the outputs of which are connected to the second group of multiplexer inputs, the synchronization input of which is connected to the first output of the programming unit, and the first and second inputs of the formation blocks of the auxiliary sequence: the sequences connected to the output of the coincidence element and the second output of the programming unit block accordingly. In this case, the auxiliary sequence generation unit contains a binary counter, the bit outputs of which are connected to the first group of multiplexer inputs and the inputs of an autonomous programming unit, whose output group is connected to the second group of multiplexer inputs, and the first output of an independent programming unit is connected to the binary counter input. FIG. 1 shows a flowchart of a pulse trainer; in fig. 2 is a block diagram of an auxiliary sequence formation unit; ka fig. 3 - block diagram of the programming unit; in fig. 4 is a block diagram of a standalone programming unit. The sequence number of the sequence of pulses (Fig. 1) contains a pulse generator 1, the output of which is connected to the nepBb & t input of the coincidence element 2, the output of which is connected to the first input of the counter of 3 pulses, the bit outputs of which are connected to the input group of the programming unit 4; the output of which is connected to the second input of the coincidence element 2, and the second output to the second input of the counter of 3 pulses, and a group of outputs of the programming block. ka 4 is connected to the first group of inputs of multiplexer 5, m blocks of forming auxiliary sequences (6.1-6.t), the outputs of which are connected to the second group of inputs of multiplexer 5, the synchronous input of which is connected to the first output of programming unit 4, and the first and second the inputs of the forgetting units 6 for auxiliary sequences are connected to the output of the coincidence element 2 and the second output of the programming unit 4, respectively. The auxiliary sequence shaping unit 6 (Fig. 2) contains a binary counter 7, the bit outputs of which are connected to the first group of inputs of the multiplexer 8 and the inputs of the autonomous programming unit 9, the group of outputs of which are connected to the second group of inputs 31 of the multiplexer 8, and the first output of the independent programming block, 9 is connected to the input of the binary counter 7, inputs 10, 11 and its output 12, is also the output of the multiplexer 8. Programming unit 4 (Fig. 3) contains an n-bit register 13, 2-bit register 14, block 15 inverters, element n (2I) - n OR-NOT 16, element 17 of delay for one cycle, element 18 of coincidence, RS-flip-ger 19, shaper 20, bus Mode, and Start. The autonomous programming unit 9 (FIG. 4) contains an r-bit register 21, a 2-bit register 22, an inverter unit 23, an element g (2I) - r OR-NOT 24, a time delay element 25, a driver 26. Consider shaper of pulse sequence with, r ,,,,, p 9. To obtain the initial sequence with a period of duration equal to, for example, 199 cycles, in the shaper after the formation of the 199th binary symbol of the sequence is completed, the generation of the 1st symbol is performed period For this it is necessary to enter into the register 13 of block 4 code 011001110, into register 14 of block 4 - vector 0001000100011111, into registers of 21 blocks 9 - codes 1,100,10,110, into registers 22 of blocks 9 - codes 10, ХХХ10011, XI10, Х0011100 (X - or zero or one). Next, the pulse shaper operates as follows. In the single-generation mode, the operating mode supplies the potential of a logical unit that provides the signal from the output of element n (2I) - PILI-NOT 16 through the delay element 17 per cycle and the element 18 coincidence to the input R of the RS flip-flop 19. I Initially RS the trigger 19, the counts 7 pulses of the auxiliary sequence forming units 6 and the counter 3 are in the zero state. The logical zero from the output of the RS flip-flop 19, present at the gating input of multiplexer 5, ensures the presence of a zero potential at the device output, and also, post 374 pa to the second input of the element 2 coincides, prohibits the passage of pulses from the generator 1 output to the counter synchronization inputs 7 the forming units 6 of the auxiliary sequences and the counter 3. A start pulse arriving via the bus. Triggering on the input S of the RS flip-flop 19 sets the latter into one state, which allows the pulses from the generator 1 through the element 2 co-operations pass to the synchronization inputs of the counter 3 and counter 7 of the auxiliary sequence formation blocks 6, as well as about its presence of the resolving potential at the gating input of the multiplexer 5. The pulses from the generator 1 output to the synchronization inputs of the counter 3 and counters 7 of the auxiliary generating block 6 sequences change their state. The r -component (, 2, 3, 4) set of zeroes and ones corresponding to this state is fed from the bit outputs of counter 7 to the address inputs of multiplexer 8 of the auxiliary sequence generation unit 6.1. The control potentials from the bit codes of the register 22 of the autonomous programming unit 9 arrive at the information inputs of the multiplexer 8 and determine the switching function implemented by it, therefore in each step the output 12 of the multiplexer 8 shows the value in the truth table of the switching function implemented corresponding to corresponds to the r -component set of zeros and ones present on the bit outputs of counter 7. Counter 7 changes its state from zero to some predetermined, sequentially, binary whose code is stored in register 21 and is a value per unit time of the auxiliary mensche sequence. When the incrementing code with each clock in the counter 7 coincides with the code in the register 21, the output potential of the logic element r (2I) is r, the IPI-NOT 24 is a unit potential that is delayed for a clock by the delay element 25 transformed by shaper 26 into a short pulse and sets counter 7 to the zero state. As a result, from register 22, starting from the lowest bits of it, the binary symbols of the period of this auxiliary sequence are sequentially read, and after the completion of one reading cycle, the next one begins. The output of 12 blocks of 6.1–6. The formation of auxiliary sequences has binary signals with the following periods, respectively, 01, 11001, 011, 0011100. These binary signals are sent to the address inputs of the multiplexer 5, through which logic logic is performed over the auxiliary sequences. whose form is determined by its truth vector stored in register 14. At the output of the multiplex plexor 5, we have the characters of the required binary sequence with a period of long duration o With the purpose of stopping the generation and the length 210 after the 199th clock cycle in register 13 stores the binary code of the number 198, When the 9-bit code increasing with each clock in the counter 3 coincides with the code stored in register 13, the output of element 4 (2I) is the 4th OR- A NOT 16, a single potential appears, which is delayed for a clock by the delay element 17, passes through the coincidence element 18 and, at the input R of the RS flip-flop 19, sets it to the zero state. By shaper 20, the pulse from the output of the delay element 17 is shortened, fed to the installation input of the counter 3 and through the code 11 of 6o1-6 blocks from the formation of auxiliary sequences to the installation input of the counter 7, forcibly returning them to the zero state. A logical zero from the output of the RS flip-flop 19 prohibits the passage of pulses from generator 1 through element 2 to the synchronization inputs of counter 3 and counters 7 of blocks 6.1–6, hectares of auxiliary sequences, and also ensures the appearance of zero potential at the output of the device due to the presence of a logical zero at the input of the gateway multiplexer 5. The generation of a period of length 199, having the required form, is complete and can be repeated only if a start pulse arrives on the Start bus. In the mode of periodic generation to the bus. The operating mode supplies a potential of logic zero prohibiting the passage of a signal from the output of the element n (2I) - PILE-NOT 16 through the delay delay element 17 and the matching element 18 to the R input of the RS flip-flop 19. Upon the arrival of the trigger pulse on the bus The start of the RS-flip-flop 19 is set to one state, thereby ensuring the passage of pulses from the generator 1 through the element 2 coincidence to the synchronization input of the counter 3 and the counter 7 of the blocks 6.1-6.yyy. the formation of auxiliary sequences, as well as the presence of a resolving potential at the input of the gating of multiplexer 5. The binary characters of the required sequence are produced in the same way as in the single generation mode. During the cycle for which the contents of counter 3 coincides with the code in register 13, the output of the element 16 an impulse is present which, after shortening by shaper 20, is fed to the installation input of the counter 3 and through the input 11 blocks, 6. forming auxiliary ones in series station to the installation input of counter 7, forcibly returning them to the zero state. This completes the formation of one period. Since the RS flip-flop 19 remains in one state, the pulses from generator 1 freely flow to the synchronization inputs of counter 3 and counters 7 of blocks 6r1-6.m of the formation of auxiliary sequences, and the enable potential is present at the input of the gating of multiplexer 5, therefore the device directly passes to the formation of the next period. Thus, this device, in comparison with the known, forms both in single and periodic modes a sequence of pulses of greater length due to the introduction of auxiliary code sequences into the device of the forging unit.
Вы}(0дYou} (0д
IIII
гg
ЮYU
/ V/ V
Фкг.1Fkg.1
1Z1Z
вat
/ г/ 7 ./ g / 7.
$1-6 т.$ 1-6 t.
Фиг. 2FIG. 2
Выводыfindings
©0.0 V© 0.0 V
jifjif
5five
I I
SariycfiSariycfi
.5.five
4four
..
ff
дЫМдЫDYMDY
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823523267A SU1094137A1 (en) | 1982-12-17 | 1982-12-17 | Pulse train shaper |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823523267A SU1094137A1 (en) | 1982-12-17 | 1982-12-17 | Pulse train shaper |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1094137A1 true SU1094137A1 (en) | 1984-05-23 |
Family
ID=21039631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823523267A SU1094137A1 (en) | 1982-12-17 | 1982-12-17 | Pulse train shaper |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1094137A1 (en) |
-
1982
- 1982-12-17 SU SU823523267A patent/SU1094137A1/en active
Non-Patent Citations (1)
Title |
---|
1. Патент US № 4163870, кл. Н 04 L 17/02, 1981. 2. Авторское свидетельство СССР № 949782, кп. Н 03 К 3/64, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4160154A (en) | High speed multiple event timer | |
SU1094137A1 (en) | Pulse train shaper | |
SU771891A2 (en) | Discrete matched filter | |
SU1499438A2 (en) | Device for shaping coded sequences | |
SU1150737A2 (en) | Pulse sequence generator | |
SU1075373A2 (en) | Discrete matched filter | |
SU448592A1 (en) | Device for generating constant weight code | |
RU1791806C (en) | Generator of synchronizing signals | |
RU2037957C1 (en) | Synchronous rate divider | |
SU1129723A1 (en) | Device for forming pulse sequences | |
SU993260A1 (en) | Logic control device | |
SU1106013A1 (en) | Analog-to-digital converter | |
SU1359896A1 (en) | Pulse-delay device | |
SU1322431A1 (en) | Pseudorandom code generator | |
SU1160563A1 (en) | Device for counting pulses | |
SU542336A1 (en) | Pulse generator | |
SU1672411A1 (en) | Time periods meter | |
SU1721809A1 (en) | Voltage rectangular pulse-train converter | |
SU1247828A2 (en) | Device for correcting time scale | |
SU819968A1 (en) | Repetition rate scaler with fractional devision coefficient | |
SU1159157A1 (en) | Generator of pulses with increased duration | |
SU1555838A1 (en) | Pulse sequence converter | |
SU917172A1 (en) | Digital meter of time intervals | |
SU951668A1 (en) | Device for forming pulse trains | |
SU1345327A1 (en) | Pulse delaying and shaping device |