Claims (1)
Изобретение относитс к импульсчной технике и может быть использовано в аналого-цифровых системах управ лени . Известен широтно-импульсный модул тор , содержащий генератор тактовых импульсов, триггер, три счетчика импульсов и логические элементы И flj, Недостатком устройства вл етс его сложность. Наиболее близким по технической сущности и достигаемому эффекту к предлагаемому вл етс широтно-импульсный модул тор, содержащий генератор тактовых импульсов, первый и второй счетчики импульсов, триггер, цифровой функциональный преобразователь и блок совпадени кодов, при этом входы блока совпадени кодов со единены с выходами первого счетчика импульсов и с выходами цифрового функционального преобразовател , а входы цифрового функционального преобразовател - с выходами второго счетчика импульсов, выход блока совпадени кодов соединен с первым входом триггера, второй вход которого соединен с выходом первого счетчика импульсов . Недостатком данного устройства вл етс его низка надежность вследствие сложности конструкции. Цель изобретени - повышение надежности . Поставленна цель достигаетс тем, что в широтно-импульсный модул тор, . содержащий генератор тактовых импульсов , триггер и логический элемент ИНЕ , аведен двоичный управл емый делитель частоты на основе счетчика импульсов и формирователей весовых значений частот, при этом генератор тактовых импульсов подключен к счетному входу двоичного управл емого делител частоты, выход которого подключен к одному из входов элемента И-НЕ, а выход переполнени - к входу установки единицы триггера, выход которого подключён к другому входу элемента И-НЕ, а выход последнега к входу установки нул триггера. На чертеже представлена схема предлагаемого широтно-импульсного модул тора. Модул тор состоит из генератора 1 тактовых импульсов, управл емого делител 2 частоты, элемента 3 И-НЕ, триггера . Выход генератора 1 тактовых импульсов подключен ко входу управл емого делител 2 частоты, выход которого подключен к одному из входов элемента 3 И-НЕ, а выход переполнени управл емого делител 2 частоты - к входу установки единицы триггера f, выход которого подключен к другому входу элемента 3 И-НЕ, а его выход - к входу установки нул триггера . Широтно-импульсный модул тор работает следующим образом. При подаче на вход управл емого делител 2 частоты импульсов генератора 1 тактовых импульсов производитс их счет двоичным счетчиком импульсов управл емого делител 2 частоты. В зависимости от комбинации состо ний формирователей весовых значений частот управл емого делител 2 частоты на выходе последнего формируетс короткий импульс, длительность которого равна длительности импульса генератора 1. На выходе переполнени управл емого делител 2 частоты формируетс короткий импульс, соответствующий максимальной емкости счета двоичного счетчика импульсов управл емого делител 2 частоты. Импульс переполнени , устанавливает триггер. в единичное состо ние, обеспечива тем самым возможность поступлени импульсов с выхода управл емого делител 2 частоты на вход установки нул триггера Ц через элемент 3 И-НЕ. Первый импульс, поступивший на вход установки нул триггера k, возвращает его в исходное состо ние. Врем пребывани триггера Ц в единичном состо нии определ етс двоичны кодом коэффициента делени на адресных (управл ющих) входах управл емого делител 2 частоты. При максимальном коэффициенте делени , равном п, выходной импульс и импульс переполнени управл емого делител 2 частоты следуют одновременно , что не измен ет состо ни триггера А и, следовательно, состо ни выхода модул тора. При коэффициенте делени , равном единице, выходные импульсы управл емого делител 2 частоты следуют с частотой генератора 1 т.актовых импульсов , выходной импульс модул тора по длительности соответствует минимально возможной величине, т. е. периоду следовани импульсов генератора 1. Таким образом, частота повторени выходных импульсов модул тора определ етс максимальным коэффициентом делени частоты п, а длительность выходных импульсов - величиной управл емого коэффициента делени , т. е. двоичным кодом коэффициента делени . Предлагаемый широтно-импульсный модул тор проще и надежнее известного , причем возможно его выполнение на микросхемах, Формула изобретени Широтно-импульсный модул тор, содержащий генератор тактовых импульсов , триггер и логический элемент И-НЕ, отличающийс .тем, что, с целью повышени надежности, в него введен двоичный управл емый делитель частоты на основе счетчика импульсов и формирователей весовых значений частот, при этом генератор тактовых импульсов подключен к счет-; ному входу двоичного управл емого делител частоты, выход которого подключен к одному из входов элемента И-НЕ, а выход переполнени - к входу установки единицы триггера, выход которого подключен к другому входу элемента И-НЕ, а выход последнего к входу установки нул триггера. Источники информации, прин тые во внимание при экспертизе . Авторское свидетельство СССР № , кл. Н 03 К 7/08, опублик. 1976. 2, Авторское свидетельство СССР N° кл. Н 03 К 7/08, опублик. 1979 (прототип).The invention relates to a pulse technique and can be used in analog-digital control systems. A pulse-width modulator is known which contains a clock generator, a trigger, three pulse counters and logic elements, And flj. The disadvantage of the device is its complexity. The closest in technical essence and the achieved effect to the proposed is a pulse-width modulator containing a clock pulse generator, first and second pulse counters, a trigger, a digital function converter and a code matching unit, while the inputs of the code matching unit are connected to the outputs of the first the pulse counter and with the outputs of the digital function converter, and the inputs of the digital function converter with the outputs of the second pulse counter, the output of the code block with one with a first input of the flip-flop, a second input coupled to an output of the first pulse counter. The disadvantage of this device is its low reliability due to the complexity of the design. The purpose of the invention is to increase reliability. The goal is achieved by the fact that in a pulse-width modulator,. containing a clock pulse generator, a trigger and an ini logic element, a binary controlled frequency divider based on a pulse counter and frequency formers of frequency weights, while the clock generator is connected to the counting input of a binary controlled frequency divider, the output of which is connected to one of the element inputs NAND, and the overflow output - to the installation input of the trigger unit, the output of which is connected to another input of the NAND element, and the output of the latter to the installation input of the zero trigger. The drawing shows the scheme of the proposed pulse-width modulator. The modulator consists of 1 clock pulse generator, controlled frequency divider 2, AND-3 element, trigger. The output of the generator 1 clock pulses is connected to the input of a controlled splitter 2 frequency, the output of which is connected to one of the inputs of element 3 AND-NOT, and the overflow output of the controlled splitter 2 frequency to the installation input of the trigger unit f, the output of which is connected to another input of the element 3 NAND, and its output is to the input of the zero setting of the trigger. Pulse width modulator operates as follows. When a controlled splitter 2 is fed to the input of the pulse frequency of the 1 clock pulse generator, they are counted by a binary pulse counter of the controlled splitter 2 of the frequency. Depending on the combination of the states of the weighting frequencies of the frequencies of the controlled splitter 2 frequency, a short pulse is generated at the output of the latter, the duration of which is equal to the pulse duration of the generator 1. A short pulse is generated at the output of the controlled splitter 2 frequency, corresponding to the maximum counting capacity of the binary pulse counter divisible 2 frequencies. Overflow pulse, sets trigger. in one state, thereby ensuring the possibility of pulses coming from the output of controlled divider 2 frequencies to the input of setting zero of the trigger C through the element 3 AND –NE. The first pulse received at the input of the zero setting of the trigger k returns it to the initial state. The residence time of the flip-flop C in the single state is determined by the binary code of the division factor at the address (control) inputs of the controlled splitter 2 frequency. With a maximum division factor equal to n, the output pulse and the overflow pulse of controlled divider 2 frequencies follow simultaneously, which does not change the state of trigger A and, consequently, the state of the modulator output. When the division factor is equal to one, the output pulses of the controlled splitter 2 frequency follow with the frequency of the generator 1 t. Pulses, the output pulse of the modulator in duration corresponds to the minimum possible value, i.e. the output pulses of the modulator are determined by the maximum frequency division factor n, and the duration of the output pulses is determined by the magnitude of the controlled division factor, i.e. the binary code of the division factor. The proposed pulse-width modulator is simpler and more reliable than the known one, and it can be implemented on microchips. Claims of the invention A pulse-width modulator containing a clock generator, a trigger and a logical NAND element, which, in order to increase reliability, A binary controlled frequency divider based on a pulse counter and shapers of frequency weighting values is entered into it, and the clock pulse generator is connected to the count-; The input of the binary controlled frequency divider, the output of which is connected to one of the inputs of the NAND element, and the overflow output, is connected to the installation input of the trigger unit, the output of which is connected to another input of the IS – NE element, and the output of the latter to the installation input of the zero trigger. Sources of information taken into account in the examination. USSR author's certificate №, cl. H 03 K 7/08, published 1976. 2, USSR Author's Certificate N ° cl. H 03 K 7/08, published 1979 (prototype).
77777777
1one
Zl-IZl-I