SU741258A1 - Устройство дл ввода информации - Google Patents

Устройство дл ввода информации Download PDF

Info

Publication number
SU741258A1
SU741258A1 SU782579685A SU2579685A SU741258A1 SU 741258 A1 SU741258 A1 SU 741258A1 SU 782579685 A SU782579685 A SU 782579685A SU 2579685 A SU2579685 A SU 2579685A SU 741258 A1 SU741258 A1 SU 741258A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
node
register
message
Prior art date
Application number
SU782579685A
Other languages
English (en)
Inventor
Владимир Петрович Фролов
Юрий Александрович Максимов
Татьяна Аркадьевна Миронова
Original Assignee
Войсковая часть 60130
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая часть 60130 filed Critical Войсковая часть 60130
Priority to SU782579685A priority Critical patent/SU741258A1/ru
Application granted granted Critical
Publication of SU741258A1 publication Critical patent/SU741258A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Description

Изобретение относитс  к вычислительной технике и может быть использовано в системах сбора информации .
Известны устройства дл  сопр жени  вычислительной машины с двухпозиционными датчиками, содержащее блок формировани  импульсов, блоки . кодировани , блоки трансформации длительности импульса, элемент ИЛИ и выходной регистр, предназначенное дл  автоматического сбора и ввода в ЭВМ информации от контролируемых объектов 1. .
Недостатком данного устройства  вл етс  невозможность запоминани  и хранени  поступающей информации от датчиков во врем  зан тости ЭВМ, что увеличивает веро тность ее потери .
Наиболее близким к изобретению по технической сущности  вл етс  устройство дл  ввода информации, содержащее буферный блок пам ти, первый и второй входы которрго непосредственно и через узел формировани  адреса подключены ко входу .сообщений устройства, соединенного с первым входом блока управлени ,
{второй вход которого соединен со входом запроса устройства,информационный выход которого подключен к выходу буферного блока пам ти,узел дешифрации состо ни  очереди,соединенный выходом с третьим входом блока управлени , и М узлов хранени  признаков сообщени , первые и вторые входы которых подключены
10 соответственно к выходу узла формировани  адреса и вьосоду выборки блока управлени , третий вход и первый выход i-ro узла хранени  признаков сообщени  подключены соответствен15 но к i-тому выходу записи блока управлени  и i-тому входу узла дешифрации состо ни  очереди. Кроме того, устройство содержит две группы элементов ИЛИ, соединенные входами
20 с выходами соответствующих элементов И, а выходами - с соответствующими входами, узла дешифрации состо ни  очереди Г2
Недостатки устройства - низкое
25 быстродействие, как результат необходимости переписи кодов признаков сообщений из предшествующих узлов хранени  признаков сообщени  в последующие (сдвиг очереди) при выборке
очередного кода и больша  веро тност искажени  кода признака записанного сообщени , по вл юща с  в результате многократной переписи кодов при сдвиге очереди.
Цель изобретени  состоит в повышении быстродействи  устройства и достоверности его работы.
Поставленна  цель достигаетс  тем, что .в устройство введены два регистра сдвига и два элемента ИЛИ, причем выход установки блока управлени  соединен со входом установки первого регистра сдвига, вход продвижени  которого через второй регистр сдвига соединен с выходом первого элемента ИЛИ, выход второго элемента ИЛИ подключен к третьему входу блока буферной пам ти, второй и третий выходы и четвертый вход i-ro узла хранени  признаков сообщени  соответственно подключены к i-тым входам первого и второго элементов ИЛИ и i-тому выходу первого регистра сдвига, п тый вход i-ro узла хранени  признаков сообщени  подключен к первому выходу i-1-го узла хранени  признаков сообщени , п тый вход . первого узла хранени  признаков
сообщени  соединен с первым выходом М-го узла хранени  сообщений (,М) Кроме того, узел хранени  признаков сообщени  содержит регистр и три элемента И, причем вход регистра соединен с выходом первого элемента . И, два входа которого  вл ютс  соответственно первым и третьим входами узла, выход регистра подключен к первому выходу узла и первому входу второго элемента И, второй и третий входы которого  вл ютс  соответственно вторым и четвертым входами узла, выход второго элемента И соединен со вторым выходом узла и пер .ВЫГ4 входом третьего элемента И, второй выход и вход которого  вл ютс  соответственно п тым входом и треть выходом узла.
На чертеже представлена блок-схема устройства.
Устройство содержит буферный бпок 1 пам ти, узел 2 формировани  адреса, блок 3 управлени , узлы 4 хранени  признаков сообщени , включающие регистр 5 признака сообщени  . элементы 6,7 и 8 И,, узел 9 дешифрации состо ни  очереди, вход 10 запроса устройства, информационный выход 11 устройства, первый 12 и втрой 13 элементы ИЛИ, регистры 14 и сдвига и вход 16 сообщений устройства .
Регистры 14 и 15 представл ют собой кольцевые сдвигающие регистры Разр дность регистра 14 соответствует -разр дности каждого из регистров 5, разр дность регистра 15 равна м- числу узлов 4,
Устройство работает следующим образом.
При поступлении сообщени  на вход 16 узел 2 вырабатывает код адреса  чейки буферного блока 1 и поступившее сообщение записываетс  .по этому адресу. Поступившее сообщение вводитс  также в блоке 3, который в соответствии с сигналом от узла 9 вьорабатывает сигнал на одном из своих входов, разрешающий запись кода адреса (признака) поступившего сообщени  в регистр 5 соответствующего узла 4 через элементы 6 И При этом блок 3 вводит признаки поступивших сообщений в регистры 5 последовательно, начина  с последнего М-го узла 4,
Считывание признака сообщени , сто щего первым в очереди, производитс  следующим образом.
Сигнал с выхода первого разр да регистра 15 поступает на вход элемента 7 И регистра 5 М-го узла 4. При поступлении служебного сигнала на вход 10 (конец обслуживани  преддущей за вки) , блок 3 вьграбатывает сигнал, который поступает на входы .элементов 7 И. По этому сигналу элемент 7 И М-го узла 4 открываетс  и адрес (признак) сообщени , сто щего первым в очереди в регистре 5, чере второй элемент 13 ИЛИ переписываетс в буферный блок 1. Одновременно в регистре 5 М-го узла 4 очередь уменшаетс  на единицу.
Если интенсивность обслуживани  сообщений ЦВМ превышает интенсивнос кх поступлени , запись поступающих признаков производитс  только в регистр 5 последнего узла 4, а регистры других узлов 4 не заполн ютс . Если интенсивность поступлени  сообщений превысит интенсивность их обсживани , то начнетс  последовательное заполнение регистров 5 остальны узлов 4, начина  с регистра узла 4, имеющего номер М-1.

Claims (2)

  1. С записью первого же кода в регистр 5 М-1-го узла 4 на его выходе по витс  сигнал, поступающий на вход узла 9 и на вход элемента 8 И М-1-го узла 4. С этого момента при считывании оче едных кодов признаКОБ сообщени  из регистра 5 этого узла 4 сигнал переписи признака сообщени  через открытый элемент 8 И поступает на вход регистра 14. при записи в регистр 14 числа, равного емкости регистра 5 (числа записанных и .считанных из регистра 5 признаков сообщений), на его выходе по витс  сигнал переполнени , который поступает на вход регистра 15 и производит в нем сдвиг, в результате чего сигнал разрешени  считывани  сообщений по вл етс  на соответствующем выходе регистра 15. По этому сигналу открываетс  элемент M-l-го узла 4 и считывание очередны кодов признаков производитс  уже из регистра 5 этого узла 4 и так далее. Заполнение регистра 5 М-го узла -4 признаками сообщений теперь производитс  только после заполнени регистра 5 первого узла 4 или с лик видацией очереди (с обслуживанием всех сообщений), когда блок 3 установит регистр 15 в исходное состо ние . образом, благодар  введени новых элементов и новых логических св зей, исключаетс  последовательный перенос записанных признаков со общений между регистрами 5, узлов 4 что повышает быстродействие устройства и снижает веро тность искажени  считываемого кода признака сооб щени . Формула изобретени  1. Устройство дл  ввода информации , содержащее буферный блок Пс1м т первый и второй входы которого непосредственно и через узел формировани  адреса подключены ко входу сообщений устройства и к первому вх ду блока управлени , второй вход ко торого соединен со входом запроса устройства, информационный выход устройства подключен к выходу буфер . ного блока пам ти, узел дешифрации состо ни  очереди, соединенный выходом с третьим входом блока управл ни , и М узлов хранени  признаков сос: щени , первые и вторые входы которых подключены соответственно к выходу узла формировани  адреса и выходу, выборки блока управлени , третий вход и первый выход i-го узл хранени  признаков сообщени  подключены соответственно к i-тому выходу записи блока управлени  и i-то му входу узла дешифрации состо ни  очереди, отличающеес   |тем, что, с целью повышени  быстродействи  устройства, в него введены два регистра сдвига и два элемента ИЛИ, причем выход установки блока управлени  соединен со входом установки первого регистра сдвига, вход продвижени  которого через второй регистр сдвига соединен с выходом первого элемента ИЛИ, выход второго элемента ИЛИ подключен к третьему входу блока буферной пам ти, второй и третий выходы и четвертый вход i-ro узла хранени  признаков сообщени  соответственно подключены к i-тым входам первого и второго элементов ИЛИ и i-тому выходу первого регистра сдвига, п тый вход i-.ro узла хранени  признаков сообщени  подключен к первому выходу i-1-го узла хранени  признаков сообщени , п тый вход первого узла хранени  признаков сообщени  соединен с первым выходом М-го узла хранени  сообщений (i 1,М). 2. Устройство по П.1, о т л ичающеес  тем, что узел хранени  признаков сообщени  содержит ре- гистр и три элемента И, причем вход регистра соединен с выходом первого элемента И, два входа которого  вл ютс  соответственно первым и третьим входами узла, выход регистра подключен к первому выходу узла и первому , входу второго элемента И, второй и третий входы которого  вл ютс  соответственно вторьм и четвертым входами узла, выход второго элемента И соединен со вторьм выходом узла и первым входом третьего элемента И, второй выход и вход которого  вл ютс  соответственно п тым входом и третьим выходом узла.. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 483664, кл. G Об F 3/00, 1973.
  2. 2.Авторское свидетельство СССР № 488201, кл. G 06 F 3/00, 1972 (прототип).
    5В J
SU782579685A 1978-02-13 1978-02-13 Устройство дл ввода информации SU741258A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782579685A SU741258A1 (ru) 1978-02-13 1978-02-13 Устройство дл ввода информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782579685A SU741258A1 (ru) 1978-02-13 1978-02-13 Устройство дл ввода информации

Publications (1)

Publication Number Publication Date
SU741258A1 true SU741258A1 (ru) 1980-06-15

Family

ID=20748909

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782579685A SU741258A1 (ru) 1978-02-13 1978-02-13 Устройство дл ввода информации

Country Status (1)

Country Link
SU (1) SU741258A1 (ru)

Similar Documents

Publication Publication Date Title
KR910015144A (ko) 매체 호출 제어기
KR910001766A (ko) 파이프라인된 예견리드의 램구성의 직렬 메모리
SU741258A1 (ru) Устройство дл ввода информации
SU560228A1 (ru) Устройство дл передачи информации из основной пам ти в каналы ввода-вывода
SU1043750A1 (ru) Ассоциативное запоминающее устройство
GB1452335A (en) Memory system
SU1048516A1 (ru) Буферное запоминающее устройство
SU1104517A1 (ru) Устройство дл обслуживани сообщений
GB1486311A (en) High speed digital information storage
SU1361566A1 (ru) Устройство адресации оперативной пам ти
SU959164A2 (ru) Буферное запоминающее устройство
SU489100A1 (ru) Устройство дл сопр жени источников случайных потоков сообщений с цифровой вычислительной машиной
SU1589275A1 (ru) Устройство переменного приоритета
SU734688A1 (ru) Устройство дл приоритетного обслуживани сообщений
SU1005189A1 (ru) Устройство дл считывани информации из ассоциативной пам ти
SE408118B (sv) Anordning for vegsokning i ett tidsuppdelat kopplingssystem innefattande en central dator
SU1714684A1 (ru) Буферное запоминающее устройство
SU663113A1 (ru) Двоичный счетчик
SU858109A1 (ru) Буферное запоминающее устройство
SU1280639A1 (ru) Устройство дл загрузки данных
SU1564695A1 (ru) Буферное запоминающее устройство
SU972588A1 (ru) Устройство дл управлени записью информации в блок пам ти
SU974393A1 (ru) Устройство дл сжати информации
SU881863A1 (ru) Стековое запоминающее устройство
SU703864A1 (ru) Запоминающее устройство