SU716144A1 - Synchronizing device - Google Patents

Synchronizing device Download PDF

Info

Publication number
SU716144A1
SU716144A1 SU782604072A SU2604072A SU716144A1 SU 716144 A1 SU716144 A1 SU 716144A1 SU 782604072 A SU782604072 A SU 782604072A SU 2604072 A SU2604072 A SU 2604072A SU 716144 A1 SU716144 A1 SU 716144A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
synchronizing device
bus
Prior art date
Application number
SU782604072A
Other languages
Russian (ru)
Inventor
Евгений Витальевич Стриженов
Татьяна Витальевна Алтунова
Original Assignee
Предприятие П/Я А-3697
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3697 filed Critical Предприятие П/Я А-3697
Priority to SU782604072A priority Critical patent/SU716144A1/en
Application granted granted Critical
Publication of SU716144A1 publication Critical patent/SU716144A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

(54) СИНХРОНИЗИРУЩЕЕ УСТРОЙСТВО(54) SYNCHRONIZING DEVICE

f ,.: Изобретение относитс  к импульсно технике и может быть использовано в устройствах преобразовани , обработк и передачи , Известно устройство синхронизации содержащее триггеры, элементы И-НЕ, , с двум  тактирукицйми после довательност ми импульсов, разнесенных во времени 1 « Недостатком этого устройства  вл етс  наличие Эффекта гонок сигнало в результате которого на выходе устройства может по витьс  ложный импульс , от которого могут сработать последующие устройства. Наиболее близким по технической сущности к изобретению  вл етс  синхронизирующее устройство,содержащее первый элемент И-НЕ, первый вход которого соединен с первой входной шиной тактовьж импульсов, второй вхс  соединен с второй входной шиной тжтовых импульсов, третий вход соединен с входной шиной синхронизуемого сигнала, а выход соединен с единичным входом первого триггера, единичный выход .которого соединен с первым входом второго элемента И-НЕ, соединенного своим вторьм входом со второй входной шиной, а. выходом - с еди ничным входом второго триггера и выходной шиной устройства, единичный въцхоп второго триггера подключен к первому вхрду третьего элемента И-НЕ, выход которого соединен с нулевым входом первого триггера, и элемент НЕ 2. Недостатком данного устройства  вл етс  невысока  надежность и нестабильность его работы из-за по в.лени  на выходе ложных сигналов в ре-. зультате про влени  эффекта гонок сигналов, заключакадегос  в том, что из-за .разброса временных характеристик цепей устройство под действием входных сигналов переходит в состо ние не соответствующее его закону функционировани . Целью изобретени   вл етс  повышение надежности устройства. Это до-стигаетс  тем, что в синхронизирующее устройство, содержащее первый элемент И-НЕ, выход которого соединен с первым входом первою триггера, первый выход которого подключен к первому входу второго элемента И-НЕ, выход которого соединен с первым входсм второго триггера, первый выход которого подключен к первому входу третьего элемента Hi-HE,f,.: The invention relates to a pulse technique and can be used in devices for converting, processing and transmitting. A synchronization device is known that contains triggers, AND-NOT elements, with two clock sequences of pulses spaced apart in time. 1 The presence of the Racing Effect signal, as a result of which a false pulse may be generated at the output of the device, from which subsequent devices may trigger. The closest to the technical essence of the invention is a synchronization device containing the first AND-NOT element, the first input of which is connected to the first input bus of pulses, the second input is connected to the second input bus of these pulses, the third input is connected to the input bus of the synchronized signal, and the output is connected to the single input of the first trigger, the single output of which is connected to the first input of the second NAND element connected by its second input to the second input bus, a. output - with the single input of the second trigger and the output bus of the device, the single input of the second trigger is connected to the first input of the third AND-NE element, the output of which is connected to the zero input of the first trigger, and the HE element 2. The disadvantage of this device is low reliability and instability his work is due to v.leni at the output of spurious signals in re-. As a result of the effect of race signals, the conclusion is that, due to the spreading of the time characteristics of the circuits, the device, under the action of the input signals, changes to a state that does not correspond to its law of operation. The aim of the invention is to increase the reliability of the device. This is achieved by the fact that the synchronization device containing the first NAND element, the output of which is connected to the first input of the first trigger, the first output of which is connected to the first input of the second NAND element, the output of which is connected to the first input of the second trigger, the output of which is connected to the first input of the third Hi-HE element,

Claims (1)

Формула изобретения.Claim. Синхронизирующее устройство, содержащее первый элемент И-НЕ, выход которого соединен с первым входом первого триггера, первый выход которого подключен к первому входу второго элемента И-НЕ, выход второго элемента И-НЕ соединен с первым вхо25 дом второго триггера, первый выход которого подключен к первому входу третьего элемента И-НЕ, выход которого соединен со вторым входом первого триггера, элемент НЕ, о т л и 3Q чающееся тем, что, с целью повышения надежности устройства, в него дополнительно введен элемент И-НЕ, первый вход которого соединен со вторьм входом второго элемента И-НЕ, второй вход — со вторым выходом первого триггера, а третий вход дополнительного элемента И-НЕ подключен через элемент НЕ с первым входом первого элемента И-НЕ, второй вход которого соединен со вторым выходом второго триггера, третий вход первого элемента И-НЕ соединен со вторым входом третьего элемента И-НЕ, а выход дополнительного элемента И-ЙЕ подключен ко второму входу второго 45 триггера.A synchronizing device containing a first AND-NOT element, the output of which is connected to the first input of the first trigger, the first output of which is connected to the first input of the second AND-NOT element, the output of the second AND-NOT element is connected to the first input of the second trigger, the first output of which is connected to the first input of the third AND-NOT element, the output of which is connected to the second input of the first trigger, the NOT element, which means that, in order to increase the reliability of the device, an AND-NOT element is added to it, the first input of which is connected with the second input of the second AND-NOT element, the second input with the second output of the first trigger, and the third input of the additional AND-NOT element connected via the NOT element to the first input of the first AND-NOT element, the second input of which is connected to the second output of the second trigger, the third the input of the first AND-NOT element is connected to the second input of the third AND-NOT element, and the output of the additional AND element is connected to the second input of the second trigger 45.
SU782604072A 1978-04-14 1978-04-14 Synchronizing device SU716144A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU782604072A SU716144A1 (en) 1978-04-14 1978-04-14 Synchronizing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU782604072A SU716144A1 (en) 1978-04-14 1978-04-14 Synchronizing device

Publications (1)

Publication Number Publication Date
SU716144A1 true SU716144A1 (en) 1980-02-15

Family

ID=20759511

Family Applications (1)

Application Number Title Priority Date Filing Date
SU782604072A SU716144A1 (en) 1978-04-14 1978-04-14 Synchronizing device

Country Status (1)

Country Link
SU (1) SU716144A1 (en)

Similar Documents

Publication Publication Date Title
JPS5255337A (en) Refresh control system
SU716144A1 (en) Synchronizing device
JPS52119020A (en) Signal processing unit
JPS53136424A (en) Correlative processing system for picture signal
SU1667268A1 (en) Device for preliminary synchronization
JPS51149047A (en) Signal processing circuit
JPS53139456A (en) Clock driver circuit
JPS5231629A (en) Data communiction system
JPS5314238A (en) Electronic ignition system
JPS5443429A (en) Multiple series input process system
SU559420A1 (en) Sync device
SU741441A1 (en) Pulse synchronizing device
SU481128A1 (en) Pulse selector
SU481979A1 (en) Device for determining the sign of the difference between two frequencies
SU422090A1 (en) SELECTOR PULSE SEQUENCE
JPS51120159A (en) Timing circuit
SU1370750A1 (en) Clocking device
JPS524136A (en) Bus connection device
SU448585A1 (en) Pulse synchronization device
SU1148105A1 (en) Device for synchronizing pulses
SU599339A2 (en) Periodic pulse discriminating arrangement
SU1624451A1 (en) Two input prioritizer
SU699536A2 (en) Information receiving device
SU387506A1 (en) GENERATOR OF QUASI-REGULAR PULSES
SU444314A1 (en) Multipoint pulse frequency comparator