SU705526A1 - Устройство дл контрол пам ти - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАМЯТИ

I

Изобретение относитс  к области запоминающих устройств.

Известно устройство дл  контрол  пам ти , содержащее блок пам ти, блок управлени , блок сравнени  и блок формиро-вани  кодов 1.

Недостатками этого устройства  вл ютс  мала  скорость работы и невысока  надежность .

Из известных устройств наиболее близким техническим решением к данному изобретению  вл етс  устройство дл  контрол  пам ти, содержащее счетчик адреса, первый блок останова, счетчик контрольного кода, вход которого подключен к выходу коммутатора, а выход - к входу второго блока останова, одному из выходов устройства и первому входу блока сравнени , второй вход которого соединен с выходом выходного регистра, преобразователь параллельного кода в последовательный, вход которого подключен к входу выходного регистра и одному из входов устройства, а выход - к входу коммутатора, блок управлени  2,

Однако это устройство не позвол ет проверить все возможные комбинации смен состо ний  чеек пам ти .и вы вить все переходные процессы и взаимодействи  адресных формирователей блоков пам ти, что сужает область применени  устройства.

Целью насто щего изобретени   вл етс  расширение области применени  устройства за счет повышени  эффективности и полноты контрол .

Поставленна  цель достигаетс  тем, что устройство содержит дополнительные счетчик , регистр и блок сравнени , причем входы дополнительных блока сравнени  и регистра подключены к выходам счетчика адреса и дополнительного счетчика, вход которого соединен с одним из выходов блока управлени , выход дополнительного блока сравнени  подключен к одному из входов блока управлени :, а выход дополнительного регистра соединен с входом первого блока останова и другим выходом устройства .

На чертеже представлена блок-схема устройства дл  контрол  пам ти.

Устройство содержит счетчик 1 адреса, дополнительный блок 2 сравнечги , первый блок 3 останова, дополнительный счетчик 4, дополнительный р;егистр 5, блок б управлени  с выходом 7, блок 8 сравнени , выходной регистр 9, преобразователь 10 параллельного кода в последовательный, второй блок 11 останова, счетчик 12 контрольного кода и коммутатора 13. Входы и выходы устройства подключены к провер емому блоку 14 пам ти. Входы блока 2 и регистра 5 подключены к выходам счетчика 1, вход которого соединен с одним из выходов блока 6. Выход блока 2 подключен к одному из входов блока 6, а выход регистра 5 соединен с входом блока 3 и одним из выходов устройства. Устройство работает следующим образом. Перед началом работы в счетчике 1 устанавливают начальный адрес, а в блоке 3 останова - конечный адрес провер емого массива  чеек пам ти. В счетчик 12 занос т начальный, а в блок 11 - конечный код массива чисел, используемых дл  записи в провер емые  чейки пам ти. Блок 6 управлени  хранит программу с набором команд, определ ющих пор док проверки блока 14 пам ти по определенному алгоритму, и уг1равл ет работой всех блоков устройства. Дл  проверки возможности обращени  к оперативному блоку пам ти по командам блока 6 управлени , счетчик 1, суммиру  единицы, формирует адреса провер е.мых  чеек пам ти, а счетчик 12 - проверочные коды; Далее происходит запись информации из счетчика 12 по адресу, переданному из счетчика 1 в регистр 5, считывание записанной информации в регистр 9 и сравнение содержимого регистра 9 и счетчика 12. При несовпадении записанной и считанной информации Характеристики вы вленного брака считывают из регистров 5 и 9 и счетчика 12. Потом формируют другое проверочное число и повтор ют цикл Запись-считывание-сравнение , переход т на проверку следующего адреса. Така  последовательность операций повтор етс  дл  всего массива провер емых  чеек пам ти. Дл  проверки оперативного блока пам ти на полное функционирование, правильность адресации и чувствительность по току используют все возможные комбинации изменений состо ний  чеек пам ти. При этом использование этих ко.мбинаций в режиме Запись- считывание позвол ет проверить врем  восстановлени  записи, а в режиме Считывание-считывание , - врем  выборки. При проверке всех возможных комбинаций смен состо ний  чеек пам ти в режиме Считывание-считывание команды провер ющей программы блока б управлени , последовательно суммиру  единицу в счетчик 1 адреса и передава  данный адрес в регистр 5, производ т запись нулей из счет . чика 12 во все  чейки блока пам ти, устанавливают в нулевое состо ние счетчики 1 и 4 и в единичное состо ние счетчик 1-2. При совпадении содержимого счетчика I с содержимым счетчика 4 по сигналу блока 2 сравнени  блок 6 увеличивает содержимое счетчика 4 на единицу. Передают адрес из счетчика 1 в регистр 5 и производ т запись в данную  чейку блока пам ти единицы. Далее передают код из счетчика 4 в регистр 5 и производ т считывание информации из первой  чейки пам ти, передают код из счетчика 1 в регистр 5 и производ т считывание информации из нулевой  чейки пам ти, увеличива  одновременно содержимое счетчика 4 на единицу. Описанную процедуру повтор ют дл  второй и нулевой  чеек пам ти. Третьей и нулевой и т. д. до тех пор, пока не будет произведена проверка каждой такой пары «единиц и «нулей. После этого единицы записывают в первую  чейку пам ти и повтор ют все комбинации с первой  чейкой пам ти. Данна  процедура проверки повтор етс  дл  всех  чеек пам ти . Затем провер ют запись и считывание нулей на фоне единиц, При проверке всех адресных переходов в режиме Запись-считывание после записи во все  чейки блока пам ти нулей, по первому адресу, переданному в регистр 5 из счетчика 4, записывают единицы и производ т считывание информации с нулевого адреса переданного в регистр 5 из счетчика 1. Затем по первому адресу записывают нули и считывают информацию с нулевого адреса , прибавл   одновременно в счетчик 4 единицу. Эта последовательность повтор етс  дл  второго и нулевого адреса и т. д. пока все адресные переходы относительно первого адреса не будут проверены. Далее процедура повтор етс  относительно первого адреса и т. д. до последнего. Описанна  процедура проводитс  также с инверсной информацией. При этом счетчик 1 формирует адрес провер емой  чейки пам ти, счетчик 4 - адрес фоновой  чейки пам ти, а блок сравнени  8 сигнализирует о совпадении кода счетчика 1 с кодом счетчика 4. При несовпадении записанной и считанной информации по сигналу блока 8 сравнени  происходит прекращение проверки. При этом счетчик 1 указывает адрес провер емой  чейки пам ти, счетчик 4 - адрес фоновой  чейки, счетчик 12 - код, записываемый в провер емую  чейку, а регистр 9 - код, считан 1ый с  чейки. После считывани  характеристик неисправности устройство провер ет следующие  чейки пам ти. Возможны многократное чтение информации из данной  чейки пам ти с целью проверки сохран-. ности записанной информации, а также повторна  запись и считывание информации

по неисправному адресу («долбление бракованной  чейки пам ти).

При контроле посто нного блока пам ти коммутатор-13 подключает к выходу преобразовател  10 вход счетчика 12 контрольного кода. В счетчик 1 адреса занос т начальный адрес, в блок 3 останова - конечный адрес провер емого массива  чеек пам ти , а в блок 11 останова - контрольную сумму единиц всех разр дов считываемой информации. По командам блока б управлени  происходит передача адреса провер емой  чейки пам ти из счетчика 1 в регистр 5, считывание информации из данной  чейки пам ти и изменение адреса на единицу в счетчике 1.

В процессе считывани  информации из провер емого массива  чеек пам ти регистр 9 подсчитывает поразр дную сумму по модулю два, а счетчик 12 - сумму единиц всех разр дов считанной информации. Прекращение проверки осуществл етс  по сигналам блока 3 останова или блока 11 останова . В первом случае разница между содержимым блока 11 останова и содержимым счетчика 12 контрольного кода показывает общее число ощибок из-за неправильного чтени  единиц в разных разр дах провер емого массива  чеек пам ти. Во втором случае разница между содержимым счетчика 12 контрольного кода и табличным значением контрольного кода адреса, на котором прекратилилась проверка, указывает количество ощибок из-за неправильного чтени  нулей в разных разр дах. Разр ды; в которых произощло неправильное чтение информации , определ ют, сравнива  содержимое выходного регистра 9 с табличным значением поразр дной контрольной суммы по модулю два считанной информации. Количество ощибок в каждом разр де определ ют путем подсоединени  к входу счетчика 12 выхода определенного разр да с помощью коммутатора 13, а в блок 11 занос т контрольный код провер емого разр да . .Врем  выборки провер ют путем последовательного чтени  из  чеек пам ти с различной (по возможности - противоположной ) информацией, адреса которых наход тс  в счетчике 1 адреса и дополнительном счетчике 4.

Предложенное устройство позвол ет использовать все возможные, комбинации изменений состо ний  чеек. Использу  все адресные переходы, блок пам ти провер ют на полное функционирование, правильность адресации и чувствительность по току. При этом проверка работы блока в режиме Запись-считывание позвол ет проконтролировать врем  восстановлени  записи, а в режиме 3 Считывание-считывание - врем  выборки.

X Возможность проверки указанных характеристик блока пам ти позвол ет повысить эффективность и полноту контрол  пам ти.

Claims (2)

1.Передовой научно-технический и производственный опыт. 1968, № 15-68, 1365-194.

2.Авторское свидетельство СССР

5

№ 413530, кл. G 11 С 29/00, 1972 (прототип ).