SU680061A2 - Устройство дл исправлени ошибок при итеративном кодировании - Google Patents

Description

1

Изобретение относитс  к области запоминающих устройств.

Одно из известных устройств содержит блок хранени  информации, блок исправлени  ошибок дл  кода, записанного по строкам, подключенный ко входам сумматора по модулю два всех строк кода и перемножител  к другому входу которого подсоединен выход сигнала вектора ошибки блока исправлени  ошибок, а выход перемножител  соединен через блок сравн.ени  с блоком номеров, разрешающим запись в этот блок номера строки из.блока управлени .

При этом выхо,ц импульсов кодовой комбинации блока исправлени  ошибок соединен со входом полусумматора, другой вход которого через ключ, подсоединенный к выходу блока номеров , св зан с выходом сумматора 1

Недостатками этого устройства  вл ютс  большие аппаратурные затраты и невысока  надежность.

Из известных устройств наиболее близким техническим решением к данному изобретению  вл етс  устройство дл  исправлени  с иибок при итеративном кодировании по авт. св. 364032, содержащее блок хранени 

информации с дешифратором адреса, сумматор по модулю два, регистры, ключи и элементы Отрицание равнозначности , при этом выходы блока хранени  информации соединены с соответствующими входами сумматора по модулю два, регистра со счетными входами и с первыми входами элементов Отрицание равнозначности ,

0 выходы регистра со счетными входами соединены с первыми входами ключей переписи информации, другие входы; которых соединены с выходом дешифратора адреса, а выходы ключей соеди5 нены с соответствующими входами регистра запоминани  ошибок, выходы которого соединены с первыми входами ключей переписи информации, другие входы к.точей соединены с выхо-0 дом сумматора по модулю два, а выходы ключей соединены со вторыми входами элементов Отрицание равнозначности 2 .

Однако, это устройство не позво5 л ет обнаружить ошибки четной кратности в строке. При наличии же слиибой нечетной кратности, наход щихс  в разных строках, происходит их неправильное исправление, что снижает

0 надежность устройства.

Целью насто щего изобретени   вл етс  повышение надежности устройства за счет обнаружени  ошибок четной кратности в строке и нечетной кратности в разных строках и предотвращение неправильного исправлени  последних .

Поставленна  цель достигаетс  тем, что устройство содержит элементы И и ИЛИ и счетчик, первый выход которого подключен к одному из входов первого элемента И, другой вход которого подключен к выходу сумматора по модулю два, выход первого элемента И соединен с одним из входов ключей переписи информации и со входом счетчика, второй выход счетчика подключен к одному из входов первого элемента ИЛИ, другой вход которого соединен с выходом второго элемента И, Bxojbpi второго элемента И соединены соответственно с первым и третьим выходами счетчика и выходами второго элемента ИЛИ, входы которого подключены к выходам регистра запоминани  ошибок.

На чертеже изображена блок-схема устройства. Устройство содержит дешифратор 1 адреса, блок 2 хранени  информации, сумматор 3 по модулю два, регистр 4 со счетными входами 5, элементы 6 Отрицание равнозначности , ключи 7 переписи информации со входами 8, регистр 9 запоминани  сшибок, ключи 10 переписи информации с выходами 11, первый элемент И 12, счетчик 13, состо щий из триггеров 14 и 15, первьай элемент ИЛИ 16, второй элемент И 17 и второй элемент или 18.

Первый выход счетчика 13 подключен к одному из входов элемента И 12 другой вход которого подключен к выходу сумматора по модулю два. Выход элемента И 12 соединен с одними из входов ключей 10 и со входом счетчика. Выход счетчика подключен к одному из входов элемента ИЛИ 16, .другой вход которого соединен с выходом элемента И 17.. Входы элемента И соединены соответственно с первым и третьим выходами счетчика 13 и выходом элемента ИЛИ 18, входы которого подключены к выходам регистра 9.

Устройство работает следующим образом .

Перед считыванием первого числа из блока 2 разр ды регистров 4 и 9 и триггеры 14 и 15 счетчика 13 устанавливаютс  в нулевое состо ние. Затем в регистре 4 происходит накопление информации., считанной с блока 2, причем последн   строка массива  вл етс  контрольной и составлена таким образом, чтобы при отсутствии с иибок все триггеры регистра 4 установились в состо ние 0.

В случае нечетного количества в л:юбом из столбцов в соответствующем триггере регистра 4 записываетс  1 и по сигналу с выхода дешифратора 1 переписываетс  через ключи 7 в регистр 9. Нечетное количество ошибок в любой из строк фиксируетс  сумматором 3 по модулю два, который выполнен из элементов отрицание равнозначности , соединенных между собой в виде пирамиды или цепочки, причем, поскольку при обнаружении первой неисправной строки в устройство .управлени  машины подаетс  сигнал о прерывании програмлфл по причине неисправности, информаци  с выходов элементов 6 не используетс  дл  дальнейшей работы.

Исправление ошибок и сн тие прерывани  происходит на следующем цикле обращени  к блоку 2 после повторного обнаружени  ошибок сумматором 3 по модулю два.

При отсутствии неисправных строк триггеры 14 и 15 счетчика 13 будут находитьс  в нулевом состо нии, что соответствует сигналу О на пр мом выходе триггера и сигналу 1 - на инверсном .

В случае обнаружени  сумматором 3 по модулю два одной неисправной строки триггер 14 счетчика установитс  в состо ние 1, а триггер 15 будет находитьс  в состо нии 0. После повторного обнаружени  ошибок сумматором 3 сигналом с выхода элемента И 12 разрешаетс  выдача содержимого регистра 9 через ключи 10 на элементы 6 Отрицание равнозначности .

В случае обнаружени  двух неисправных строк и более оба триггера счетчика будут находитьс  в состо нии 1. Сигнал 1 с пр мого выхода триггера 15 поступит на вход элемента ИЛИ 16 и на его выходе будет сигнал неисправности.

Сигнал О с инверсного выхода триггера 15 счетчика 13 поступит на вход элемента И 12 и запретит прохождение сигнала с выхода сумматора 3 при повторном обнаружении ошибок сумматором , поэтому исправлени  ошибок не произойдет,

В случае четного количества ошибок в строке сумматор 3 по модулю два неисправной строки не зафиксирует , поэтому триггеры 14 и 15 счетчика 13 будут находитьс  в нулевом состо нии и с их инверсных выходов сигнал 1 поступит на входы элемента И 17. Но в соответствующих триггерах регистра 9 запоминани  ошибок в результате контрол  по столбцам будет записана 1 и с выхода элемента ИЛИ 18 сигнал 1 поступит на один из входов элемента И 17, а затем на вход элемента ИЛИ 16. На выходе-этого элемента будет сигнал неисправности .

Таким образом, при наличии ошибок четной кратности в строке или нечетной кратности в разных строках на выходе элемента ИЛИ 16 будет сигнал неисправности и исправлени  ошибок в последнем случае не произойдет.

Claims (2)

1. Формула изобретени 

   Устройство дл  исправлени  ошибок при итеративном кодировании по авт. св. № 364032, отличающеес  тем, что, с целью повышени  надежности устройства путем обнаружени  ошибок четной кратности в строке и нечетной кратности в разных строках и предотвращени  неправильного исправлени  последних, оно

   содержит элементы И и ИЛИ и счетчик, первый выход которого подключен к

   одному из входов первого элемента И, другой вход которого подключен к выходу сумматора по модулю два, выход первого элемента И соединен с одним из входов ключей переписи информации и со входом счетчика, второй выход счетчика подключен к одному из входов первого элемента ИЛИ, другой вход которого соединен с выходом второго элемента И, входы второго элемента И соединены соответственно с первым и третьим выхода т счетчика и выходом второго элемента ИЛИ, входы которого подключены к выходам регистра запоминани  ошибок.

   Источники информации, прин тые

   5 во внимание при экспертизе

   1,Авторское свидетельство СССР 251253, кл. G 11 С 29/00, 1968.
2. 2.Авторское свидетельство СССР 364032, кл. G 11 С 29/00, 1971.

   Г Г i