SU470927A1 - Устройство мажоритарного декотировани при трехкратном повторении дискретной информации - Google Patents
Устройство мажоритарного декотировани при трехкратном повторении дискретной информацииInfo
- Publication number
- SU470927A1 SU470927A1 SU1916921A SU1916921A SU470927A1 SU 470927 A1 SU470927 A1 SU 470927A1 SU 1916921 A SU1916921 A SU 1916921A SU 1916921 A SU1916921 A SU 1916921A SU 470927 A1 SU470927 A1 SU 470927A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- discrete information
- information
- time repetition
- control
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Description
ни задержки, обеспечиваемой линией задержки 3.
Во втором такте ириема в выходной регистр сдвига I записываетс «единица только в те разр ды, дл которых открыты схемы «И 4 первой группы, т. е. ранее записанные в контрольный регистр сдвига 2 «единицы совпадают с «единицами второго слова информации , поступившего на вход устройства. По окончании записи в выходной регистр 1 входна информаци через схемы «И 5 поступает в контрольный регистр сдвига 2, при этом в контрольном регистре образуетс сумма по модулю 2, так как выходы схем «И 5 соединены со счетными входами триггеров этого регистра.
В третьем такте приема в выходной регистр 1 через схемы «И записываютс «единицы только в те разр ды, дл которых информаци , ранее записанна в контрольный регистр 2, противоречива (поразр дные суммы по модулю 2 равны «единице), но в третьем слове информаци в этих разр дах «единицы. Остальные разр ды выходного регистра 1 остаетс без изменени . В результате третьего приема на выходном регистре 1 образуетс результат декодировани . Состо ние контрольного регистра сдвига 2 после третьего такта не используетс . По окончании фиксации результата декодировани производитс обнуление обоих регистров, и цикл приема информации повтор етс . Если информаци совпадает после первых двух тактов приема, то она считаетс достоверной, и третий прием вл етс избыточным. Этот момент характеризуетс нулевым состо нием контрольного регистра 2 и на выходе схемы «И 6 по вл етс сигнал, который используетс дл «запроса новой информации в системах передачи с обратными св з ми. При этом уменьшаетс среднее врем декодировани и, следовательно , увеличиваетс быстродействие устройства в целом.
Предмет изобретени
Устройство мажоритарного декодировани при трехкратном повторении дискретной информации , содержащее контрольный и выходной регистры сдвига и две группы схем «И по числу разр дов в каждом регистре сдвига, причем информационные входы каждой пары схем «И соответствующих разр дов контрольного и выходного регистров сдвига объединены между собой, а входные тактовые импульсы поданы на управл ющие входы схем «И первой группы непосредственно и на управл ющие входы схем «И второй группы - через линию задержки, отличающеес тем, что, с целью упрощени устройства и повышени быстродействи , контрольный регистр выполнен суммирующим по модулю 2 и к его счетным входам подключены
непосредственно выходы схем «И второй группы, при этом единичные выходы этого регистра сдвига подключены через схемы «И первой группы ко входам выходного регистра сдвига, а нулевые выходы - ко входам дополнительной схемы «И.
Вьиод npazp doS I
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1916921A SU470927A1 (ru) | 1973-05-15 | 1973-05-15 | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1916921A SU470927A1 (ru) | 1973-05-15 | 1973-05-15 | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU470927A1 true SU470927A1 (ru) | 1975-05-15 |
Family
ID=20552180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1916921A SU470927A1 (ru) | 1973-05-15 | 1973-05-15 | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU470927A1 (ru) |
-
1973
- 1973-05-15 SU SU1916921A patent/SU470927A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU470927A1 (ru) | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации | |
SU374586A1 (ru) | Генератор рекуррентной последовательности с самоконтролем | |
SU1529221A1 (ru) | Многоканальный сигнатурный анализатор | |
SU432478A1 (ru) | Устройство длявоспроизведения сигналовимпульсных | |
SU427388A1 (ru) | Устройство сдвига | |
SU667966A1 (ru) | Устройство дл сравнени чисел | |
SU567208A2 (ru) | Многоразр дный декадный счетчик | |
SU375789A1 (ru) | Коммутирующее устройство | |
SU402154A1 (ru) | Ан ссср | |
SU1176360A1 (ru) | Устройство дл передачи и приема информации | |
SU576574A1 (ru) | Устройство дл перебора сочетаний | |
SU401998A1 (ru) | УСТРОЙСТВО дл КОНТРОЛЯ ЦЕПЕЙ УПРАВЛЕНИЯ | |
SU1427370A1 (ru) | Сигнатурный анализатор | |
SU966871A1 (ru) | Формирователь последовательности импульсов | |
SU365703A1 (ru) | УСТРОЙСТВО дл ВЫПОЛНЕНИЯ ОПЕРАЦИИ ПОТЕНЦИРОВАНИЯ | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU427331A1 (ru) | Цифровой интегратор с контролем | |
SU1171800A1 (ru) | Устройство дл ввода информации | |
SU605229A1 (ru) | Формирователь адреса системы передач информации | |
SU602939A1 (ru) | Устройство сдвига информации | |
SU396719A1 (ru) | Регистр сдвига | |
SU558403A1 (ru) | Двоичный счетчик | |
SU805416A1 (ru) | Устройство дл сдвига | |
SU409385A1 (ru) | ||
SU494745A1 (ru) | Устройство дл синтеза многотактной схемы |