SU444317A1 - Селектор минимальной длительности - Google Patents
Селектор минимальной длительностиInfo
- Publication number
- SU444317A1 SU444317A1 SU1814667A SU1814667A SU444317A1 SU 444317 A1 SU444317 A1 SU 444317A1 SU 1814667 A SU1814667 A SU 1814667A SU 1814667 A SU1814667 A SU 1814667A SU 444317 A1 SU444317 A1 SU 444317A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- circuit
- input
- output
- selector
- inverter
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Description
1
Предлагаемое изобретение касаетс радиотехники и может быть и-сиользовано в устройствах обработки .информации.
Известные селекторы, соде|ржащие линию задержки и схему Совпадени , характеризуютс невозможностью получени «а выходе селектора илшульсов, у которых длительность равна длительности входных импульсов .
Цель изобретени - восстановление длительности выходного сигнала до длительности входного сигнала.
Дл этого выход указанной схемы совпадени соедииен через .первый инве|ртор с первыми входами второй и третьей схем совпадений , а выход линии задержки соединен через второй инвертор со вторым входом третьей схемы сов.падени , причем выходы второй и третьей схем совпадени подключены ко входам схемы ИЛИ, выход которой соединен со вторым входом второй схемы совпадени и со входом третьего инвертора.
Сущность изобретени заключаетс в том, что в схему селектора, состо щую из линии задержки 1 и схемы «И 2 дополнительно введены три инвертора 3, 4 и 5, две схемы 6 и 7 и схема «ИЛИ 8, причем выход схемы «И 2 соединен через инвертор 3 с первыми ъходамп схем «И 6 и 7. Выходы схем 6 и 7 соединены со входами схемы «ИЛИ 8, а выход
схемы «ИЛИ 8 соединен со вторым входом схемы 6 и через инвертор 5 с выходом селектора . Второй вход схемы 7 соединен через инвертор 4 с выходом линии задержан 1 и
со вторым входом схемы 2.
На фиг. 1 приведена схема селектора, на фиг. 2 - временна диапрамма, по сн юща работу селектора в различных точках. В начальном состо нии при отсутствии сигнала на входе «а селектора на выходах инверторов 3 и -4 будут единичные уровни, которые поступают на входы схемы 7, а с выхода схемы 7 через схему «ИЛИ 8 единичный уровень поступает на второй вход схемы
6. На выходе селектора в этом случае вырабатываетс -нулевой уровень (отсутствие сигнала ).
При поступлении на вход селектора импульса , длительность которого превышает
врем задержки линии задержки, на выходе
схемы 2 вырабатываетс импульс единичного
уровн , который инве1ртируетс инвертором 3
и .поступает на первые входы схем 6 и 7. На
второй вход схемы 7 с выхода инве ртора 4
поступает задержанный на врем задержки
линии задержки 1 входной им.пульс нулевого
уровн . В этом случае на выходах схем 6 и
7 будут вырабатыватьс импульсы нулевого
уровн , которые через схему «ИЛИ поступают на вход инвертора 5 и на второй вход схемы 6. На выходе селектора в этом случае будет вырабатыватьс импульс единичного уровн .
Как только имлульс единичного уровн закончитс а выходе схемы 2, на первые входы схем 6 и 7 поступит с инвертора 3 потенциал единнчиого уровн , «о так как на второй вход схемы 7 поступает задержалный входной импульс нулевого уровн , а на второй ВХОД схемы 6-выходной импульс нулевого уровн , то на выходе селектора будет поддерживатьс импульс единичного уровн до тех пор, пока на второй вход схемы 7 поступает задержанный входной импульс .нулевого уровн .
По окончании на втором входе Схемы 7 пмпульс нулевого уровн «а выходе схемы 7 выработает импульс единичного уровн , который че|рез схему 7 поступает «а .второй вход схемы 6 и на вход инвертора 5. На входе селектора установитс потенциал нулевого уровн .
Предмет изобретени
Селектор минимальной длительности, содержащий схему совпадени , на пер-вый вход которой входной сигнал подан непосредственно , а на второй через линию задержки, отличающийс тем, что, с целью восстановлени длительности выходного сигнала по длительности входного сигнала, выход указанной схемы совпадени соединен через первый инвертор с первыми входами второй и Т|ретьей схем совпадений, а -выход линии
задержки соединен через второй инвертор со вторым входом третьей схемы совпадени , причем выходы второй и третьей схем совпадени подключены ко входам схемы «ИЛИ, выход которой соединен со вторым
входом схемы совпадени и со входом третьего и.нвертора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1814667A SU444317A1 (ru) | 1972-07-28 | 1972-07-28 | Селектор минимальной длительности |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1814667A SU444317A1 (ru) | 1972-07-28 | 1972-07-28 | Селектор минимальной длительности |
Publications (1)
Publication Number | Publication Date |
---|---|
SU444317A1 true SU444317A1 (ru) | 1974-09-25 |
Family
ID=20523119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1814667A SU444317A1 (ru) | 1972-07-28 | 1972-07-28 | Селектор минимальной длительности |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU444317A1 (ru) |
-
1972
- 1972-07-28 SU SU1814667A patent/SU444317A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3072855A (en) | Interference removal device with revertive and progressive gating means for setting desired signal pattern | |
SU444317A1 (ru) | Селектор минимальной длительности | |
SU667966A1 (ru) | Устройство дл сравнени чисел | |
SU966864A1 (ru) | Устройство дл формировани сдвинутых копий псевдослучайной последовательности | |
SU427458A1 (ru) | Регенератор двоичных символов | |
SU869004A1 (ru) | Устройство дл задержки импульсов | |
SU544106A1 (ru) | Управл емый генератор импульсов | |
SU483792A1 (ru) | Распредитель импульсов | |
SU748845A1 (ru) | Селектор импульсов минимальной длительности | |
SU481128A1 (ru) | Селектор импульсов | |
SU508921A1 (ru) | Устройство дл получени разностнойчастоты двух импульсных последователь-ностей | |
SU944105A1 (ru) | Коммутатор | |
SU467351A1 (ru) | Микропрограммное устройство управлени | |
GB785568A (en) | Improvements in or relating to frequency divider circuits | |
SU646466A1 (ru) | Формирователь видеоимпульсов | |
SU387526A1 (ru) | Распределитель импульсов | |
SU497718A1 (ru) | Устройство формировани псевдослучайных сигналов сложной структуры | |
SU725048A1 (ru) | Устройство дл измерени динамических параметров микросхем | |
SU123995A1 (ru) | Устройство автоматического контрол искажений стартстопных телеграфных сигналов | |
SU1444931A2 (ru) | Генератор импульсов | |
SU437203A1 (ru) | Формирователь импульсов | |
SU428545A1 (ru) | Селектор импульсов | |
SU439929A1 (ru) | Селектор для импульсных асинхронных системсвязи | |
SU744622A1 (ru) | Устройство дл определени отклонени частоты импульсной последовательности от заданной | |
SU439911A1 (ru) | Устройство дл синхронизации импульсов |