SU661820A1 - Decade counter - Google Patents

Decade counter

Info

Publication number
SU661820A1
SU661820A1 SU762435197A SU2435197A SU661820A1 SU 661820 A1 SU661820 A1 SU 661820A1 SU 762435197 A SU762435197 A SU 762435197A SU 2435197 A SU2435197 A SU 2435197A SU 661820 A1 SU661820 A1 SU 661820A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
output
inputs
outputs
elements
Prior art date
Application number
SU762435197A
Other languages
Russian (ru)
Inventor
Аркадий Лазаревич Гуртовцев
Александр Федорович Петренко
Виктор Петрович Чапенко
Original Assignee
Институт Электроники И Вычислительной Техники Ан Латвийской Сср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Электроники И Вычислительной Техники Ан Латвийской Сср filed Critical Институт Электроники И Вычислительной Техники Ан Латвийской Сср
Priority to SU762435197A priority Critical patent/SU661820A1/en
Application granted granted Critical
Publication of SU661820A1 publication Critical patent/SU661820A1/en

Links

Landscapes

  • Electric Clocks (AREA)

Description

1one

Изобретение относитс  к области импульсной техники и может быть использовано дл  счета, делени  и распределени  сигналов в различных цифровых вычислительных и измерительных устройствах, в частности в частотомерах, в устройствах цифровой индикации.The invention relates to the field of pulsed technology and can be used for counting, dividing and distributing signals in various digital computing and measuring devices, in particular in frequency meters, in digital display devices.

Известны счетчики, содержащие многоустойчивый элемент, триггеры и дешифратор 1.There are counters that contain a multi-stable element, triggers, and a decoder 1.

Недостатком такого счетчика  вл ютс  сравнительно высокие затраты оборудовани  при низкой достоверности функционироани .The disadvantage of this counter is the relatively high cost of equipment with low reliability of operation.

Известен также декадный счетчик, содержащий дешифратор, элемент с п тью устойчивыми состо ни ми и шестью входами, выходы которого соединены с входами дешифратора 2.Also known is a decade counter containing a decoder, an element with five stable states and six inputs, the outputs of which are connected to the inputs of the decoder 2.

Недостатком известного декадного счетчика  вл етс  относительно низка  достоверность функционировани .A disadvantage of the known decade counter is the relatively low reliability of operation.

Целью изобретени   вл етс  повь1шение достоверности функционировани .The aim of the invention is to increase the reliability of the operation.

Поставленна  цель достигаетс  тем, что в декадный счетчик, содержащий дешифратор , элемент с п тью устойчивыми состо ни ми и шестью входами, выходы которогоThe goal is achieved by the fact that the decade counter containing the decoder is an element with five stable states and six inputs, the outputs of which

соединены с входами дешифратора, и триггер , дополнительно введены две группы Логических элементов ИЛИ-НЕ, по шесть элементов ИЛИ-НЕ в каждой группе, причем выходы первого и второго элементов ИЛИ-НЕ первой группы соединены соотвественно с S и R входами триггера, которые соединены соответственно с первым и вторым входами элемента с п тью устойчивыми состо ни ми, выход первого элемента ИЛИ-НЕ первой группы соединен также с первыми входами второго и третьего элементов ИЛИ-НЕ той же группы, выход второго элемента ИЛИ-НЕ первой группы соединен с первым входом первого элемента ИЛИ-НЕ первой группы и вторым входом третьего элемента ИЛИ-НЕ первой группы, выходы третьего, четвертого , п того и шестого элементов ИЛИ-НЕ первой группы соединены соответственно с третьим, четвертым, п тым и шестым входами элемента с п тью устойчивыми состо ни ми , первые входы четвертого, п того и шестого элементов ИЛИ-НЕ первой группы соединены с выходами соответственно третьего, четвертого и п того элементов ИЛИ-НЕ первой группы, вспомогательные входы каждого из элементов ИЛИ-НЕ перВОЙ группы соединены соответственно с 1зыходом элемента. ИЛИ-НЕ того номера из второй группы, вспомогательный вход которого соединен с выходом элемента ИЛИ-НЕ того же номера первой группы, дополнительные входы элементов ИЛИ-НЕ первой гр)ппы соединен с входом декадного счетчика , Ъход первого элемента ЙЛЙ-ЙВ второй группы соединен с первым выходом дешифратора , второй выход кбтброгб соединен с входом второго элемента ИЛИ-НЕ второй группы, входы третьего элемента ИЛИ-НЕ второй группы соединены с третьим и четвертым выходами дешифратора, п тый и шестой-выходы которого соединень с входами четвертого элемента ИЛИ-НЁ второй группы, входы п того элемента ИЛИ-НЕ второй группы соединены с седьмым и восьмым выходами дешифратора, дев тый и дес тый выходы которого соединеньгсвходами шестого элемента ИЛИ-НЕ второй fpynпы, а выходы триггера соединены с дополнительными входами дешифратора, выходшёстого элемента ИЛИ-НЕ первой группы соединен со вторыми входами первого и второго эле .ментов ИЛИ-НЕ первой группы. Структурна  схема декадного Счетчика показана на чертеже. Декадный счтетчйк содержит элемент 1 с п тью устойчивыми состо ни ми и шестью входами, выходы которого соединены с входами дешифратора 2, и триггер 3, две группы 4и 5 логических элементов ИЛИ-НЕ по шесть элементов ИЛИ-НЕ и 12-17 в каждой группе, причем выходы первого 6 и второго 7 элементов ИЛИ-НЕ первой группы 4 соединены с входами соответственно 5и R триггера 3, которые соединены соответственно с ггервым и вторымвходами элемента 1 с п тью устойчивыми состо ни ми, выход первого элемента ИЛИ-НЕ 6 первой группы соединен также с первыми входами второго 7 и третьего 8 элементов ИЛИ-НЕ той же группы, выход второго элемента ИЛИconnected to the inputs of the decoder, and the trigger additionally introduced two groups of logical elements OR NOT, six elements OR NOT in each group, and the outputs of the first and second elements OR-NOT the first group are connected respectively to the S and R inputs of the trigger, which are connected respectively, with the first and second inputs of the element with five stable states, the output of the first element OR is NOT the first group is also connected to the first inputs of the second and third elements OR is NOT the same group, the output of the second element OR is NOT the first group with the first input of the first element OR — NOT the first group and the second input of the third element — OR — NOT the first group, the outputs of the third, fourth, fifth and sixth elements OR — NO of the first group are connected respectively to the third, fourth, fifth and sixth inputs of the element with five stable states, the first inputs of the fourth, fifth and sixth elements of the OR-NOT of the first group are connected to the outputs of the third, fourth and fifth elements of the OR-NOT of the first group, the auxiliary inputs of each of the elements of the OR-NOT of the first group dinene according to the output of the element. OR-NOT of that number from the second group, the auxiliary input of which is connected to the output of the element OR-NOT of the same number of the first group, additional inputs of the elements OR-NOT of the first group are connected to the input of the ten-day counter, the input of the first element of the second group is connected with the first output of the decoder, the second output of the CBTbrogg is connected to the input of the second OR element of the second group, the inputs of the third element OR of the second group are connected to the third and fourth outputs of the decoder, the fifth and sixth outputs of which are connected to the inputs of the fourth the second element OR of the second group is connected to the seventh and eighth outputs of the decoder, the ninth and tenth outputs of which are connected to the inputs of the sixth element OR — NOT the second fpyny, and the outputs of the trigger are connected to the additional inputs of the decoder, the output of the OR-NOT of the first group is connected to the second inputs of the first and second elementations of the OR-NOT of the first group. The block diagram of the ten-day Counter is shown in the drawing. The decade counter contains element 1 with five stable states and six inputs, the outputs of which are connected to the inputs of the decoder 2, and trigger 3, two groups 4 and 5 logical elements OR NOT and six elements OR NOT and 12-17 in each group , the outputs of the first 6 and second 7 elements OR-NOT of the first group 4 are connected to the inputs, respectively, 5 and R of the trigger 3, which are connected respectively with the second and second inputs of the element 1 with five stable states, the output of the first element OR-HE 6 of the first group also connected to the first entrances 7th and the third 8 elements OR NOT the same group, the output of the second element OR

661820 -НЕ 7 первой группы соединен с первым входом первого элемента ИЛИ-НЕ 6 первой группы и вторым входом третьего элемента ЙЛИ-НЕ 8 первой группы, выходы третьего 8 четвертого 9, п того 10 и шестого 11 элементов ИЛЙ-НЕ первой группы соединены соответственно с третьим, четвертым, п тым и шестым входами элемента 1 с п тью устойчивыми состо ни ми, цервые входы четвертого 9, п того 10 и шестого 1 I элементов ЙЛЙ-НЕ первой группы соединены с выходами соответственно, третьего 8, четвертого 9 и riHjorQ. 10 элементов ИЛИ-НЕ первой группы, вспомогательные входы каждого из элементов ИЛИ-НЕ первой группы 4 соединены соответственно с выходом элемента ИЛЙ-НЕ того номера из второй группы 5, вспомогательный вход которого соединен с выходом элемента ИЛИ-НЕ того же номера первой группы 4, дополнительные входы элементов ИЛИ-НЕ первой группы 4 соединены с входом 18 декадного счетчика, вход первого элемента ИЛИ-НЕ 12 второй группы 5. соединен с первым выходом дешифратора 2, второй выход которого соеди-. нен с входом второго элемента ЙЛИ-НЕ 13 второй группы, входы третьего . элемента ЙЛИ-НЕ 14 второй группы соединены с третьим и четвертым выходами дешифратора 2, п тый и шестой выходы которого соединены с входами четвертого элемента ИЛИ-НЕ 15 второй группы, входы п того элемента ИЛИНЕ 16 второй группы соединены с седьмым и восьмым, выходами дешифратора 2, дев ть Й и дес тый выходы которого соединены с входами шестого элемента ИЛИ-НЕ 17 второй группы, а выходы триггера 3 соединены с дополнительными входа.ми дешифратора 2, выход шестого элемента ИЛИ-НЕ 11 первой группы соединен со вторыми входами первого 6, и второго 7 элементов ИЛИ-НЕ первой группы. Дешифратор реализует на своих выходах 19-28- функции ИЛИ-НЕ соответственно от аргументов, заданных таблицей.661820 -NON 7 of the first group is connected to the first input of the first element OR-NOT 6 of the first group and the second input of the third element YLI-NO 8 of the first group, outputs of the third 8 fourth and 9, fifth 10 and sixth 11 elements ILY-NO of the first group are connected respectively with the third, fourth, fifth and sixth inputs of element 1 with five stable states, for the first time the inputs of the fourth 9, fifth 10 and sixth 1 I elements of the YLY-NE of the first group are connected to the outputs of the third 8, fourth 9 and riHjorQ . 10 elements OR are NOT the first group, auxiliary inputs of each of the elements OR are NOT the first group 4 are connected respectively to the output of the element ILY-NOT of that number from the second group 5, the auxiliary input of which is connected to the output of the element OR-NOT the same number of the first group 4 , additional inputs of the OR-NOT elements of the first group 4 are connected to the input of the 18 decade counter, the input of the first element OR-NOT 12 of the second group 5. is connected to the first output of the decoder 2, the second output of which is connected. with the input of the second element YLI-NOT 13 of the second group, the inputs of the third. element YLI-NOT 14 of the second group is connected to the third and fourth outputs of the decoder 2, the fifth and sixth outputs of which are connected to the inputs of the fourth element OR-NOT 15 of the second group, inputs of the fifth element ILINE 16 of the second group are connected to the seventh and eighth, outputs of the decoder 2, the ninth and tenth outputs of which are connected to the inputs of the sixth element OR-NOT 17 of the second group, and the outputs of the trigger 3 are connected to the additional inputs of the decoder 2, the output of the sixth element OR-NOT 11 of the first group is connected to the second inputs of the first 6 and second 7 uh The elements OR are NOT the first group. The decoder implements at its outputs 19-28- the functions OR NOT, respectively, from the arguments specified by the table.

ВыходOutput

QIQI

Выхо|вдOut | vd

19 20 21 22 23 24 25 26 Z8.19 20 21 22 23 24 25 26 Z8.

где QI и QI - пр мой и инверсный выходы триггера 3;, . Qz-Qe - выходы элемента 1 с п тью устойчивыми состо ни ми.where QI and QI are the direct and inverse outputs of trigger 3 ;,. Qz-Qe are the outputs of element 1 with five stable states.

Когда в исходном состо нии триггер 3 находитс  в нулевом состо нии (на пр мом выходе присутствует низкий потенциал, а на инверсном выходе - высокий потенциал), элемент 1 в первом состо нии, которому соответствует выходной код 11000 и на счетном входе 18 присутствует единица (высокий потенциал), на выходе элементов 6-16 присутствует нуль (низкий потенциал), на выходах дешифратора 2 нуль, за исключением выхода 21. Эта единица устанавливает нуль на выходе элемента 14. На входах элементов 12, 13, 15, 16, 17 все сигналы, равны нулю, и поэтому на их выходах - единицы. Таким образом определены значени  всех. сигналов в схеме устройства в исходный момент времени. При изменении счетного сигнала на входе 18 из единицы в нуль по вл етс  единица только на выходе элемента 8, ибо на входах элементов 6, 7, 9, 10, 11 присутствует единица соответственно с выходов элементов 12, 13, 15, 16, 17. Единица на выходе элемента 8 производит в схеме следующие действи : во-первых, поступа  на входы элементов 9 и 14, блокирует, последующие возможные изменение сигналов на их выходах, во-вторых, измен ет состо ние элемента 1 (11000) - (01100). Далее измен етс  значение сигнала на. вь1ходах 21 и 23 соответственно из единицы в нуль и из нул  в единицу. При этом значение сигнала на выходе элемента 14 сохран етс  (из-за действи  единицы с выОвWhen in the initial state the trigger 3 is in the zero state (there is a low potential at the direct output, and a high potential at the inverse output), element 1 is in the first state, to which the output code 11000 corresponds and at the counting input 18 there is one ( high potential), at the output of elements 6-16 there is zero (low potential), at the outputs of the decoder 2 zero, except for output 21. This unit sets zero at the output of element 14. At the inputs of elements 12, 13, 15, 16, 17 all signals are equal to zero, and therefore on their outputs - units s. Thus, the values of all are determined. signals in the circuit device at the initial time. When the counting signal at input 18 changes from one to zero, a unit appears only at the output of element 8, because at the inputs of elements 6, 7, 9, 10, 11 there is a unit respectively from the outputs of elements 12, 13, 15, 16, 17. The unit at the output of element 8 performs the following actions in the circuit: first, entering the inputs of elements 9 and 14, blocks, subsequent possible changes of signals at their outputs, second, changes the state of element 1 (11000) - (01100) . The value of the signal is then changed to. At 21 and 23, respectively, from one to zero and from zero to one. In this case, the value of the signal at the output of element 14 is preserved (due to the effect of the unit with

О,ABOUT,

0505

оabout

1one

1 1 1 1 1 1 1 1

1one

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

- 1- one

1one

1one

и and

1one

1 1eleven

. хода элемента 8), а значение сигнала на .выходе элемента 15 измен етс  из .единицы в нуль. Это не вли ет на значение выходного сигнала элемента 9 (элемент заблокирован. element 8), and the value of the signal at the output of element 15 varies from one to zero. This does not affect the value of the output signal of element 9 (the element is locked

0 единицей с выхода элемента 8). В таком состо нии устройство остаетс  до окончани  импульса на входе 18. При изменении сигнала на входе 18 из нул  в единицу устанавливаетс  нуль на выходе элемента 8 (и поддерживаетс  нуль на выходах элементов0 unit from the output of item 8). In this state, the device remains until the end of the pulse at input 18. When the signal at input 18 changes from zero to one, zero is set at the output of element 8 (and zero is maintained at the outputs of elements

6, 7, 9, 10, 11); что разрещает срабатывание элемента 14, на его выходе по вл етс  единица. В таком состо нии устройство остаетс  до очередного изменени  сигнала на входе 18 из ед иницы в нуль. По этому 6, 7, 9, 10, 11); which allows the triggering of element 14, a unit appears at its output. In this state, the device remains until the next change of the signal at input 18 from units to zero. Therefore

изменению срабатывает элемент 9 и единица из его выходе производит действи  в схеме, подобные рассмотренным выше. Далее устройство работает аналогичным образом: второй импульс устанавливает элемент 1 в состо ние (00100), третий - (00011), четвертый - (10001), п тый импульс устанавливает единицу на выходе элемента 6. При этом элемент 1 измен ет свое состо ние (10001) - (11000), а триггер 3 перебрасываетс  из нул  в единицу (единица по вл етс  на пр мом выходе триггера 3). Единица на выходе элемента 6 блокирует изменение сигналов на выходах элементов 12, 7 и 8 во врем  переходного процесса в схеме, тестой импульс устанавливает состо ние элемента 1 (01100), седьмой - (00110),Element 9 is triggered and the unit from its output operates in a circuit similar to those discussed above. Next, the device operates in the same way: the second pulse sets element 1 to the (00100) state, the third to (00011), the fourth to (10001), and the fifth pulse sets the unit at the output of element 6. At the same time, element 1 changes its state ( 10001) - (11000), and trigger 3 is transferred from zero to one (one appears at the direct output of trigger 3). The unit at the output of element 6 blocks the change of signals at the outputs of elements 12, 7 and 8 during the transition process in the circuit, the test pulse sets the state of element 1 (01100), the seventh - (00110),

5 восьмой - (00011), дев тый - (10001), дес тый импульс устанавливает единицу на выходе элемента 7. При этом элемент 1 измен ет свое состо ни е (10001) - (11000), а триггер 3 возвращаетс  из единицы в нуль.5, the eighth - (00011), the ninth - (10001), the tenth pulse sets the unit at the output of the element 7. The element 1 changes its state (10001) - (11000), and the trigger 3 returns from one to zero .

SU762435197A 1976-12-28 1976-12-28 Decade counter SU661820A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762435197A SU661820A1 (en) 1976-12-28 1976-12-28 Decade counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762435197A SU661820A1 (en) 1976-12-28 1976-12-28 Decade counter

Publications (1)

Publication Number Publication Date
SU661820A1 true SU661820A1 (en) 1979-05-05

Family

ID=20688683

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762435197A SU661820A1 (en) 1976-12-28 1976-12-28 Decade counter

Country Status (1)

Country Link
SU (1) SU661820A1 (en)

Similar Documents

Publication Publication Date Title
SU661820A1 (en) Decade counter
SU782164A1 (en) Decimal counter
RU2006934C1 (en) Device for calculation of combinatorial functions
SU1290536A1 (en) Device for converting number from residual class system to position code
SU1522396A1 (en) Variable frequency divider
SU391744A1 (en) COUNTER
SU783996A1 (en) Frequency divider with variable division coefficient
SU627554A1 (en) Frequency multiplier
SU1078625A1 (en) Synchronous frequency divider
SU784000A1 (en) Frequency divider with initial state setting
SU974564A2 (en) Pulse delay device
SU697990A1 (en) Random number generator
SU437225A1 (en) Trigger device
SU641658A1 (en) Multiprogramme frequency divider
SU1721825A1 (en) Synchronous frequency divider by 55
SU1162037A1 (en) Pulse rate divider
SU532963A1 (en) Asynchronous counter
SU1056469A1 (en) Pulse repetition frequency divider
SU1247773A1 (en) Device for measuring frequency
SU729528A1 (en) Digital phase meter
SU1734208A1 (en) Multiinput counter
SU396827A1 (en) TO AUTHOR'S CERTIFICATE. Cl. H 03k 17 / 02UDK 681.142.67 (088.8)
SU1686435A1 (en) The evaluator
SU447850A1 (en) Pulse counter
JPS5657132A (en) Data input device