Изобретение относитс к импульсно технике и может быть использовано в устройствах автоматики„ Известно устройство, содержащее р гистр с двум тактовыми шинами и три repj состо щий из двух элементов И-НЕ И ° Недостаток этого устройства заклю чаетс в том, что дл обеспечени не большого коэф()ицйента делени требуе Си значительное число элементов Наиболее близким по технической сущности к изобретению вл етс дели тель частоты следовани импульсов, содержащий двухтактный регистр, два входа устройства, две тактовые шины, перва из которых подключена к входам , обнулени нечетных, а втора - четных триггеров двухтактного регистра, причем каждый разр д двухтактного регистра содержит триггер, выполненHMfi на двух элементах И-НЁ, входы, обо их элементов каждого триггера двухтактного регистра, кроме последнего , подсоединены к выходу следующего триггера двухтактного регист ра, выход .О каходого триггера, кроме последнего, подсоединен к входу уста новки в 1 следующего триггера, а первый вход первого элемента И-НЕ подключен к выходу 1 последнего триггера, второй вход - к входам обо их элементов И-НЕ последнего триггера , к выходу второго элемента И-НЕ и к первому входу третьего элемента И-НЕ, а выход - к первому входу второго элемента И-НЕ, второй вход к торого подключен ко второй тактовой шине, а третий вход - к выходу тре тьего элемента И-НЕ, второй вход которого подключен к первой тактовой шине Этот делитель числа импуль :сов.также .содержит триггер, выпол- ненный на шести Элементах -И.-НЕ, входы заема и переноса которого под ключены соответственно к первой и второй тактовым шинам двухтактного рёТистра, а первый и второй входы соответственно к первому и второму входам устройства, и три элемента И-НЕ, первый вход первого из которых подключен к выходу 1 последнего триггера, второй вход - к входу установки в 1 рервого триггера, к входам обоих элементов И-НЕ последнего триггера, к выходу второго элемента И-НЕ,и к первому входу третьего элемента И-НЕ, а выход - к первому входу второго элемента И-HF., второй вход которого подключен к второй тактовой шине, а третий вход - к выходу третьего элемента И-НЕ, второй вход которого соединен с первой тактовой шиной 2 . Недостатком данного устройства вл етс его сложность из-за большого количества элементов И-НЕ, требуемого дл реализации устройства (п+9, где ft - коэффициент делени устройства , Цель изобретени . - упрощение устройства за счет уменьшени требуемого дл его построени количества элементов И-НЕ при увеличении коэффициента делени Поставленна цель достигаетс тем, что в делитель частоты следовани импульсов,, содержащий двухтактный регистр на триггерах, каждый из которых включЕ1ет в себ два элемента И-НЕ, две тактовые шины, перва из которых подключена к входам обнуле ни нечетных, а втора - четных три1- геров двухтактного регистра и три дополнительных элемента И-НЕ, причем входы обоих элементов И-НЕ каждого триггера двухтактного регистра, кроме последнего, подсоединены к выходу 1 следующего триггера двухтактного регистра, выход О каждого tpиггepa, кроме последнего, подсоединен к входу установки в 1 следующего триi- гера, а первый вход первого дополнительного элемента И-НЕ подключен к выходу V последнего триггера, вто рой вход - к входпм обоих элементов И-НЕ последнего триггера, к выходу второго дополнительного элемента И-НЕ и к первому входу третьего дополнительного элемента И-НЕ, а выход - к первому входу второго дополните.пьного элемента И-НЕ, второй вход которого подключен к второй тактовой шине, а третий вход - к выходу третьего дополнительного элемента И-НЕ, второй вход которого подключен к первой тактовой шине, введены дополнительные четвертый, п тый, шестой и седьмой элементы И-НЕ, при этом первые входы четвертого и п того дополнительных элементов И-НЕ подключены к первой входной шине устройства , а вторые - к второй входной шине устройства, третий вход четеертого дополнительного элемента И-НЕ подсрединен к выходу шестого дополнительного элемента И-НЕ, а выход - к третьему пходу п того дополнительного 310 эпемеита И-НЕ, к первой тактовой шине и к первому входу шестого дополнитель ного элемента И-НЕ, второй вход которого подсоединен к четвертому входу п того дополнительного элемента И-НЕ и к выходу седьмого дополнительного элемента И-НЕ, первый вход которого подсоединен к выходу п того дополнительного элемента И-НЕ и к второй так товой шине, второй вход седьмого дополнительного элемента И-НЕ подсоединен к выходу 1 первого триггера дву тактного регистра, а третий вход седь мого дополнительного элемента И-НЕ соединен с выходом второго дополнительного элемента И-НЕ, при этом второй вход первого дополнительного элемента И-НЕ подключен к входу установки в 1 первого триггера двухтактного регистра, а третий вход - к третьему входу третьего дополнительного элемента И-НЕ и дополнительным входам второго и третьего триггеров двух тактного, регистра и шине установки, и На чертеже приведена структурна схема делител частоты следовани импульсов с коэффициентом делени , рав ным 81, 1 . . Делитель частоты следовани импуль сов содержит двухтактный регистр на триггерах -, включающих в себ элементы И-НЕ, две тактовые шины, перва из которых подключена к входём обнулени нечетных 1 и 3, а втора четных 2 и Л триггеров двухтактного регистр.а и три дополнительных элемента И-НЕ 13-15, причем входы обоих элементов И-НЕ каждого триггера двухтактного регистра, кроме последнего. подсоединены к выходу 1 следующего триггера двухтактного регистра, выход О каждого триггера, кроме последнег подсоединен к входу установки в 1 следую1цего триггера, а первый вход первого дополнительного элемента И-НЕ 13 подключен к выходу 1 послед него триггера, второй вход - к входам обоих элементов И-НЕ последнего триггера 4, к выходу второго дополнительного элемента И-НЕ 1 и к первому вхо- ду третьего дополнительного элемента И-НЕ 15 а выход - к первому входу второго дополнительного элемента H-Ht, второй вход которого подключен к второй тактовой шине, а третий вход - к выходу третьего дополнительного элемента И-НЕ 15, второй вход которого подключен к первой тактовой 9Л шине, дополнительные четвертый 16, п тый 17, шестой 18 и седьмой 14 элементы И-НЕ, первые входы четверто го 16 и п того 17 дополнительных элементов И-НЕ подключены к первой входной шине 20, а вторые - к второй вход ной шине 21, третий вход четвертого дополнительного элемента И-НЕ 16 подсоединен к выходу шестого дополнительного элемента И-НЕ 18, . выход к третьему .входу п того дополнительного элемента И-НЕ 17, к первой тактовой шине и к первому входу шестого дополнительного элемента И-НЕ. 18, второй вход которого подсоединен к четвертому входу п того дополнительного элемента И-НЕ 17 и к выходу седьмого дополнительного элемента И-НЕ 19, первый вход которого подсоединен к выходу п того дополнительного элемента И-НЕ 17 и к второй тагстовой шине, второй вход седьмого дополнительного элемента И-НЕ 19 подсоединен к выходу 1 первого триггера 1 двухтактного регистра, а третий вход седьмого дополнительного элемента И-НЕ 19 соединен с выходом второго дополнительного элемента И-НЕ k, Дл установки в нулевое состо ние делител частоты следовани импульсов может быть использована шина 22, соединенна с одним из входов установки в О второго и последующих триггеров двухтактного регистра и к третьим входам первого и третьего элементов И-НЕ 13 и 15. Устройство работает .следующим образоМо Предположим, что в исходном состо нии делитель находитс в нулевом состо нии, при этом на выходах элементов 5,7 9, 11, 16, 17 и 18 имеютс низкие потенциалы, а на выходах элементов 6, 8, 10, 12, 13, 15 и 19высокие .. G приходом положительного импульса на шину 20 на выходе элемента 16 по вл етс отрицательный импульс,- так как на остальных входах этого элеменta высокие потенциалы о Низкий потенциал с выхода элемента 16 поступает на входы элементов 6, 10, 15 и 18 и вызывает по вление на выходах этих элементов высокого потенциала. Высокий потенциал на.выходе элемента 6 вызывает на. выходе элемента 5 низкий потенциале. После окончани отрицательного импульса из выходе элемента 16 на выходах элементов Ю, 15 и 18 по витс низкий потенциал, так как на остальных входах этих элемен1р 8. имеетс высокий потенциал, С по влением на шине 20 следующе го полох ительиого импульса ни выходе элемента 17 по витс низкий потенци|ал , который вызывает по вление высокого пртенциала на выходах элементов 8 и 12, С выхода элeмeнta 8 высокий потенциал поступает на вход элемента 7 и вызывает по вление на его выходе низкого потенциала, который , поступа на входы элементов 5 и 16, вызывает по вление на их выходах высокого потенциала С по влением каждого последующего импульса на шине 20 происходит соответствующее изменение потенциалов на выходах элементов.После прихода восьми входных импульсов на выходах элементов 6, 8,10, 12 и 13 устанавлива ютс высокие потенциалы, что соответ ствует исходному состо нию устройства Таким образом, устройство, схема которого приведена на чертеже обеспечивает деление числа входных импульсов на восемь. Использу устройство с двухтактным регистром с другим числом триггеров, можно получить другой коэффициент делени Многоразр дные делители частоты следовани импульсов могут быть реализованы путем последовательного включени данных делителер, при этом в качестве выходных шин следует использовать выход элемента 13 и нулевой выход одного из триггеров двухтактного регистра„ Шина 21 устройства используетс дл блокировки и при наращивании ко эффициента делени (при,последовательном включении устройств, Положительный эффект при использовании изобретени заключаетс в уменьшении числа элементое И-НЕ, необходимых дл построени делител числа импульсов (при коэффициенте делени равном восьми, число элементов И-НЕ уменьшаетс на 12%) ,.The invention relates to a pulse technique and can be used in automation devices. A device is known that has a dual clock tire driver and three repjs consisting of two AND-NOT elements. The disadvantage of this device is that () Yeniyenti division of the required C a significant number of elements. The closest to the technical essence of the invention is a pulse frequency divider containing a push-pull register, two device inputs, two clock buses, the first of which connected to the inputs, zeroing odd, and the second - even triggers of the push-pull register, each digit of the push-pull register contains a trigger, performed by HMfi on two AND-NO elements, inputs, about their elements of each trigger of the push-pull register, except the last, are connected to the output of the next trigger of the push-pull register, the output. About each trigger, except the last one, is connected to the setup input to 1 of the next trigger, and the first input of the first AND device is NOT connected to the output 1 of the last trigger, the second input to the inputs of the x I-NOT elements of the last trigger, to the output of the second I-NOT element and to the first input of the third NAND element, and the output to the first input of the second NAND element, the second input to the second connected to the second clock bus, and the third input - to the output of the third element IS-NOT, the second input of which is connected to the first clock bus This divisor of the number of impulses: also contains a trigger executed on six Elements -I.-NO, the loan and transfer inputs of which are connected respectively to the first and second clocks of the two-stroke rotor, and the first and second inputs respectively to the first and second inputs of the device, and three IS-NOT elements, the first input of the first one of which is connected to output 1 of the last trigger, the second input to the input of the installation in 1 of the first trigger, to the inputs of both elements AND-NOT of the last trigger, to the output of the second element is NAND, and to the first input of the third element is NAND, and the output is to the first input of the second element AND-HF., the second input of which is connected to the second clock bus, and the third input is connected to the output of the third AND element whose second input is connected to the first clock bus 2. The disadvantage of this device is its complexity due to the large number of AND-NOT elements required to implement the device (n + 9, where ft is the division ratio of the device. The purpose of the invention is to simplify the device by reducing the number of AND elements required to build it. NOT by increasing the division ratio. The goal is achieved by the fact that the pulse frequency divider, containing a push-pull register on triggers, each of which includes two AND-NOT elements, two clock buses, the first which are connected to the inputs of zero or odd, and the second - even three 1-gerov push-pull register and three additional elements AND-NOT, and the inputs of both elements AND-NOT of each trigger of the push-pull register, except the last, are connected to output 1 of the next trigger push-pull register, output About each transponder, except the last, is connected to the installation input to 1 of the next triger, and the first input of the first additional element is NOT connected to the output V of the last trigger, the second input is connected to the inputs of both the elements AND THE NOT of the last igger, to the output of the second additional element AND-NOT and to the first input of the third additional element AND-NOT, and the output to the first input of the second additional element AND-NOT, the second input of which is connected to the second clock bus, and the third input to the output of the third additional element IS-NOT, the second input of which is connected to the first clock bus, introduced additional fourth, fifth, sixth and seventh elements of AND-NOT, with the first inputs of the fourth and fifth additional elements AND-NOT connected to the first input bus devices that and the second - to the second input bus of the device, the third input of the four additional AND-NOT element is sub-median to the output of the sixth additional AND-NOT element, and the output to the third pass of the fifth additional 310 EPEeitis I-NOT, to the first clock bus and to the first input the sixth additional element IS-NOT, the second input of which is connected to the fourth input of the fifth additional element AND-NOT and to the output of the seventh additional element AND-NOT, the first input of which is connected to the output of the fifth additional element AND-NOT and to the second so second bus, the second input of the seventh additional element AND-NOT is connected to output 1 of the first trigger of the two-register, and the third input of the seventh additional element AND-NOT is connected to the output of the second additional element AND-NOT, while the second input of the first additional element AND- NOT connected to the input of the installation in 1 of the first trigger of the push-pull register, and the third input to the third input of the third additional NAND element and the additional inputs of the second and third triggers of the two-stroke register and the installation bus, and On tezhe shows a block diagram of a pulse repetition frequency divider with dividing factor equal nym 81 1. . The pulse frequency divider contains a push-pull register on triggers - including AND-NOT elements, two clock buses, the first of which are connected to the zero zero and 1 odd inputs, and the second even 2 and L triggers of the push and pull register and three additional ones element NAND 13-15, with the inputs of both elements NAND of each trigger of the push-pull register, except the last. connected to output 1 of the next trigger register trigger, output O of each trigger, except the last one, is connected to the installation input of the 1st next trigger, and the first input of the first additional element IS-NOT 13 is connected to the output 1 of the last trigger, the second input - to the inputs of both elements NAND of the last trigger 4, to the output of the second additional element NAND 1 and to the first input of the third additional element NAND 15 and the output to the first input of the second additional element H-Ht, the second input of which is connected to the second clock bus, and the third input - to the output of the third additional element AND-NOT 15, the second input of which is connected to the first clock 9L bus, additional fourth 16, fifth 17, sixth 18 and seventh 14 elements AND-NOT, the first inputs of the fourth 16 and the fifth 17 additional IS-NOT elements are connected to the first input bus 20, and the second ones are connected to the second input bus 21, the third input of the fourth additional IS-NE element 16 is connected to the output of the sixth additional IS-HE element 18,. output to the third input of the fifth additional element AND-NOT 17, to the first clock bus and to the first input of the sixth additional element AND-NOT. 18, the second input of which is connected to the fourth input of the fifth additional element AND-NOT 17 and to the output of the seventh additional element AND-NOT 19, the first input of which is connected to the output of the fifth additional element AND-NOT 17 and to the second tagst bus, the second input the seventh additional IS 19 element is connected to the output 1 of the first trigger 1 of the push-pull register, and the third input of the seventh additional AND 19 NO element is connected to the output of the second additional AND IS element k, For setting the frequency divider to the zero state A bus 22 can be used to add pulses, connected to one of the installation inputs in O of the second and subsequent triggers of the push-pull register and to the third inputs of the first and third AND 13 and 15 elements. The device works as follows. Suppose that in the initial state the divisor is in the zero state, while at the outputs of elements 5.7 9, 11, 16, 17 and 18 there are low potentials, and at the outputs of elements 6, 8, 10, 12, 13, 15 and 19 high .. G the arrival of a positive impulse a negative impulse appears on bus 20 at the exit of element 16 s, - since the remaining inputs of elementa high potentials of low potential with the output member 16 is supplied to the inputs of the elements 6, 10, 15 and 18 and causes the appearance at high output capacity of these elements. The high potential on the output element 6 causes on. output element 5 low potential. After the end of the negative pulse from the output of element 16, the outputs of elements Yu, 15 and 18 show a low potential, since the remaining inputs of these elements 8 have a high potential, with the appearance of the next pulse on the bus 20 or the output of element 17 Vits low potential |, which causes the appearance of a high potential at the outputs of elements 8 and 12; From the output of element 8, a high potential arrives at the input of element 7 and causes the appearance at the output of a low potential, which, at the inputs of elements 5 and 16, causes the appearance of high potential C at their outputs; the occurrence of each subsequent pulse on bus 20 leads to a corresponding change in potentials at the element outputs. After the arrival of eight input pulses at the outputs of elements 6, 8, 10, 12, and 13, high potentials are established, which corresponds to the initial state of the device Thus, the device whose circuit is shown in the drawing provides for dividing the number of input pulses by eight. Using a device with a push-pull register with a different number of triggers, you can get a different division factor. Multi-bit pulse frequency dividers can be implemented by sequentially switching on the splitter data, while the output of the element 13 and the zero output of one of the two-trigger trigger switches „ The bus 21 of the device is used for blocking and when increasing the division factor (when, sequentially turning on the devices, the positive effect when using mations invention is to reduce the number of AND-NO elements required to construct the divisor number of pulses (with division factor equal to eight, the number of AND-NO elements is reduced by 12%).
ЖгоZhgo