SU661748A1 - Intermediate storage of equalising type - Google Patents
Intermediate storage of equalising typeInfo
- Publication number
- SU661748A1 SU661748A1 SU772442776A SU2442776A SU661748A1 SU 661748 A1 SU661748 A1 SU 661748A1 SU 772442776 A SU772442776 A SU 772442776A SU 2442776 A SU2442776 A SU 2442776A SU 661748 A1 SU661748 A1 SU 661748A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- output
- state
- time
- logical
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
триггера, а выход генератора синхроимпульсов соединен со вторым входом п-ой чейки И-НЕ, выход которой вл етс выходом устройства .trigger, and the output of the clock generator is connected to the second input of the nth cell of the NAND, the output of which is the output of the device.
На фиг. 1 представлена принципиальна схема устройства на триггерах R-S типа, а первого r-k типа; на фиг. 2- временные диаграммы.FIG. 1 is a schematic diagram of the device on the R-S type triggers, and the first r-k type; in fig. 2- time diagrams.
Устройство содержит накопительный регистр , состо щий из п синхронизируемых триггеров I -4, причем триггер 1 имеет дополнительный асинхронный вход г, чейки И-НЕ 5 -8, генератор 9 синхроимпульсов. Временные диаграммы, представленные на фиг. 2, соответствуют следующим точкам устройства . 10 - на входе устройства, 11, 13, 15, 17 - на пр мых выходах триггеров 1 -4 соответственно, 12, 14, 16 - на выходах чеек И-НЕ 5 -7 соответственно, 18 - на выходе генератора синхроимпульсов 9 и 19 - на выходе устройства.The device contains a cumulative register consisting of n synchronized triggers I-4, with trigger 1 having an additional asynchronous input g, AND-NE 5-8 cells, and a generator of 9 sync pulses. The timing diagrams shown in FIG. 2 correspond to the following points of the device. 10 - at the device input, 11, 13, 15, 17 - at the direct outputs of the flip-flops 1-4, respectively, 12, 14, 16 - at the outputs of the AND-NE cells 5 -7, respectively, 18 - at the output of the clock generator 9 and 19 - at the output of the device.
Устройство работает следующим образом .The device works as follows.
Пусть в начальный момент триггеру 1 -4 регистра наход тс в состо нии О, т. е. на их пр мых выходах установлен логический О, а на инверсных - логическа 1.Let at the initial moment the trigger 1-4 of the register be in the state O, i.e., logical O is set at their forward outputs, and logical 1 is set at the inverse outputs.
При указанном состо нии триггеров на выходах чеек 5 -8 устанавливаетс логическа 1. Наличие логического О на пр мом выходе триггера 4 вл етс запретом прохождению на выход чейки И-НЕ 8, вл ющегос выходом устройства, и импульсов генератора 9.At the indicated state of the flip-flops, the outputs of the cells 5-8 are set to logical 1. The presence of a logical O at the direct output of the flip-flop 4 is a prohibition for the output of the IS-NE 8 cell, which is the output of the device, and the generator 9 pulses.
При поступлении первого импульса из потока случайно распределенных на счетный вход триггера 1, последний через врем tz, равное времени перехода триггера 1 из одного устойчивого состо ни во второе, перейдет в состо ние 1, вследствие чего на выходе чейки И-НЕ 5 через врем TI , равное времени распространени сигнала в чейке И-НЕ 5, по витс логический 0. Это в свою очередь обуславливает через врем tz. возврат триггера 1 в исходное состо ние. При возврате в исходное состо ние триггера 1 установитс в состо ние 1 триггер 2, вследствие чего на выходе чейки И-НЕ 6 через врем t по витс логический О, а это в свою очередь аналогично первому обуславливает возврат через врем ti триггера 2 в исходное состо ние. При этом перейдет в состо ние 1 следующий триггер 3 и т. д. все последующие. Процесс продолжаетс до тех пор, пока не перейдет в состо ние 1 п-ый триггер 4. Наличие логического О на выходе генератора 9 в интервалах между двум выходными импульсами генератора вл етс запретом дл возврата п-го триггера 4 в исходное состо ние.When the first pulse arrives from the stream randomly distributed to the counting input of trigger 1, the latter through time tz, equal to the transition time of trigger 1 from one stable state to the second, will transition to state 1, as a result of which the output of the AND-HE cell 5 through time TI equal to the propagation time of the signal in the cell IS-HE 5, the logical value is 0. This in turn causes the time tz. reset trigger 1 to its original state. Upon returning to the initial state, trigger 1 will be set to state 1, trigger 2, so that at the output of the cell IS-NE 6 a logical O appears in time t, and this in turn, similarly to the first, causes the initial state to return to ti the At the same time, the next trigger 3 will go to state 1, etc., all subsequent ones. The process continues until it goes into state 1 n-th trigger 4. The presence of a logical O at generator output 9 in the intervals between two output pulses of the generator is a prohibition to return the n-th trigger 4 to its initial state.
Если на вход устройства поступит второй импульс, то этот импульс, дважды измен состо ние триггеров от 1-го до п-2-го (на фиг. 1 не показан), приведет в состо ние 1 п-1-й триггер 3. Наличие логическогоIf a second impulse arrives at the device input, then this impulse, changing the state of the triggers from 1 to n-2-nd twice (not shown in Fig. 1), will result in state 1-1-th trigger 3. Presence logical
О на инверсном выходе п-го триггера 4 вл етс запретом дл возврата триггера 3 в исходное состо ние. Таким образом, каждый из последующих поступающих на вход устройства импульсов будет поочередно переводить в состо ние 1 триггеры от п-2-го до 1-го, зарегистрировав п импульсов.At the inverse of the output of the nth trigger 4, it is forbidden to return the trigger 3 to the initial state. Thus, each of the subsequent pulses arriving at the input of the device will alternately transfer to state 1 the triggers from the nd-2nd to the 1st, registering π-pulses.
Поступление п -f 1-го импульса не изменит состо ни 1-го и последующих триггеров , т. к. наличие логического О на асинхронном входе триггера вл етс достаточным условием нахождени его лищь в состо нии 1.The arrival of the n-f of the 1st pulse does not change the state of the 1st and subsequent triggers, since the presence of a logical O at the asynchronous trigger input is a sufficient condition for its presence in state 1.
С поступлением импульса с выхода генератора 9 на выход п-ой чейки И-НЕ 8 через врем ti по витс логический О, что обуславливает через врем та возврат п-го триггера 4 в исходное состо ние, а это в свою очередь вновь прекращение действи логического О на выходе чейки И-НЕ 8. На выходе чейки И-НЕ 8 очевидно будет получен отрицательный импульс длительностью т чг( + тгг, совпадающий по времени с выходным импульсом генератора 9 и вл ющийс выходным импульсом устройства.With the arrival of a pulse from the output of the generator 9 to the output of the nth cell of the AND-NE 8 in time ti is logical O, which causes the time that the n-th trigger 4 returns to its original state, and this in turn again terminates the logical O at the output of the IS-NE cell 8. At the output of the IS-HE cell 8, a negative pulse with a duration of t pg (+ tg, coinciding in time with the output pulse of generator 9 and being the output pulse of the device) will obviously be received.
По вление логической 1 на инверсном выходе п-го триггера 4 (при возврате его в исходное состо ние) обуславливает по вление через врем ti логического О на выходе п-1-ой чейки И-НЕ 7 и возврат через врем Та в исходное состо ние п-1-го триггера 3. При этом вновь устанавливаетс в состо ние I п-ый триггер 4, а логическа 1 на инверсном выходе триггера 3 обуславливает возврат через врем t fi + г, в исходное состо ние п-2-го триггера.The occurrence of a logical 1 on the inverse output of the nth trigger 4 (when it returns to the initial state) causes the occurrence through the time ti of logical O at the output of the n-1st cell IS – NE 7 and the return through time Ta to the initial state n-1st trigger 3. This again sets state I to nth trigger 4, and logical 1 at the inverse output of trigger 3 causes a return through time t fi + g, to the initial state of p-2 trigger.
При этом вновь перейдет в состо ние 1 п-1-й триггер 3. Затем перейдет в исходное 5 состо ние и обратно в состо ние 1 п-2-ой триггер и т. д.At the same time, it will again return to the state of 1 n-1st trigger 3. Then it will transition to the initial 5 state and back to the state of 1 n-2 trigger, etc.
Вызванный поступивщим с выхода генератор 9 импульсом процесс поочередного перехода триггеров в исходное состо ние и обд ратно будет продолжатьс до тех пор, пока установ тс в состо ние 1 триггеры от 2-го до п-го и примет исходное состо ние триггер 1, т.е. с приходом первого импульса генератора 9, после заверщени переходных процессов, в исходное состо ние вернетс 5 лищь 1-й триггер 1.The pulse 9 triggered by the impulse generator 9, which is triggered to its initial state, will then continue until the first triggers from the second to the fifth state are established and the initial state of the trigger is 1, t. e. with the arrival of the first impulse of the generator 9, after the completion of the transient processes, the first trigger 1 returns to its initial state.
С приходом следующего импульса с выхода генератора 9 на выход устройства пройдет второй импульс, а в исходное состо ние вернетс уже 2-й триггер 2. Процесс будет продолжатьс до момента, когда в исходное состо ние вернутс все п триггеров, а число импульсов на выходе устройства станетравным числу импульсов, поступивщих на вход.With the arrival of the next pulse from the output of the generator 9, the second pulse will pass to the output of the device, and the 2nd trigger 2 will return to the initial state until the moment all n triggers return to the initial state and the number of pulses at the output of the device becomes the number of pulses entering the input.
Особенностью предлагаемого устройства 5 вл етс необходимость выполнени условий гэ 2 (т( + tz) и TI Гг, где тз -длительность импульсов генератора 9.A feature of the proposed device 5 is the need to satisfy the conditions gE 2 (t (+ tz) and TI Gg, where m3 is the pulse duration of the generator 9.
Второе условие выполн етс применением чеек И-НЕ с временем ti распространени сигнала в них большим, чем врем гг перехода три|гера из одного устойчивого состо ни в другое.The second condition is fulfilled by using AND-HES cells with a signal propagation time ti in them longer than the transition time gy from three stable states to another.
При несоблюдении этого услови возможно по вление на выходе устройства неразравненного импульса в том случае, если в состо нии 1 наход тс хот бы два последних триггера 3 и 4.If this condition is not observed, the output of the device of an unbounded pulse is possible if state 1 contains at least the last two triggers 3 and 4.
Допущение об определенном исходном состо нии триггеров регистра не вл етс необходимым условием нормального функционировани устройства, так как при отсутствии сигналов на входе устройства все триггеры через врем , где±э - период импульсов генератора 9, окажутс в исходном состо нии.The assumption of a certain initial state of the register triggers is not a necessary condition for the normal functioning of the device, since in the absence of signals at the device input, all the triggers through time, where is the period of the generator 9 pulses, will be in the initial state.
В отличие от устройства, описанного в 3, в котором примен ютс накопительные регистры с е 1костью пам ти п-1, где с приходом п-го входного импульса в интервале между двум импульсами генератора синхроимпульсов может быть не зарегистрировано сразу п-1 импульсов, в предлагаемом устройстве не будут зарегистрированы лишь п + 1-й и последующие импульсы.Unlike the device described in 3, in which cumulative registers with e 1 memory n-1 are used, where with the arrival of the n-th input pulse in the interval between two pulses of the clock generator, n-1 pulses may not be registered immediately, Only n + 1 and subsequent pulses will not be registered with the proposed device.
Число триггеров в предлагаемом устройстве выбираетс исход из допустимой погрещности устройства, максимальной средней частоты статически распределенных импульсов и времени усреднени t.The number of triggers in the proposed device is selected based on the permissible error of the device, the maximum average frequency of the statically distributed pulses, and the averaging time t.
При испытании устройства получены следующие результаты. Погрешность устройства при средней частоте статистически распределенных импульсов 1500 Гц, периоде импульсов с выхода генератора синхроимпульсов 200 мксек и длительности этих импульсов 0,12 мксек составила 0,72% при использовании в устройстве 3-х триггеров и 0, при использовании 4-х триггеров.When testing the device, the following results are obtained. The error of the device with an average frequency of statistically distributed pulses of 1500 Hz, the pulse period from the output of the sync pulse generator 200 µsec and the duration of these pulses 0.12 µsec was 0.72% when 3 triggers were used in the device and 0 when 4 triggers were used.
Устройство вл етс достаточно простым , не требующим специальной настройкиThe device is quite simple, does not require special configuration.
и легко реализуетс на серийно выпускаемых промышленностью микросхемах, например серии 133, 134, 155, что позвол ет реализовать надежное малогабаритное устройство, работающее в диапазоне температур окружающей среды от минус 60 до плюс 125°С.and is easily implemented on commercially available industrial microcircuits, for example, the 133, 134, 155 series, which allows to realize a reliable small-sized device operating in the range of ambient temperatures from minus 60 to plus 125 ° C.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772442776A SU661748A1 (en) | 1977-01-18 | 1977-01-18 | Intermediate storage of equalising type |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772442776A SU661748A1 (en) | 1977-01-18 | 1977-01-18 | Intermediate storage of equalising type |
Publications (1)
Publication Number | Publication Date |
---|---|
SU661748A1 true SU661748A1 (en) | 1979-05-05 |
Family
ID=20691713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772442776A SU661748A1 (en) | 1977-01-18 | 1977-01-18 | Intermediate storage of equalising type |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU661748A1 (en) |
-
1977
- 1977-01-18 SU SU772442776A patent/SU661748A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU661748A1 (en) | Intermediate storage of equalising type | |
SU1728975A1 (en) | Channel selector | |
SU1150737A2 (en) | Pulse sequence generator | |
SU1695389A1 (en) | Device for shifting pulses | |
SU1472908A1 (en) | Pulse distributor checkout unit | |
SU1464160A1 (en) | Device for monitoring and restoring clocking pulses | |
SU1160550A1 (en) | Single pulse shaper | |
SU1441384A1 (en) | Device for sorting numbers | |
SU1287281A1 (en) | Frequency divider with fractional countdown | |
SU572933A1 (en) | Frequency divider with fractional division factor | |
SU1283976A1 (en) | Number-to-pulse repetition period converter | |
SU1758844A1 (en) | Former of pulse sequence | |
SU1241449A1 (en) | Pulse discriminator | |
SU1624664A1 (en) | Device for m-sequence synchronization | |
SU1075393A1 (en) | Pulse train/rectangular pulse converter | |
SU1439587A1 (en) | Priority device | |
SU1383497A1 (en) | Pulse repetition frequency divider with fractional division ratio | |
SU1381512A1 (en) | Logical analyzer | |
SU1084901A1 (en) | Device for checking memory block | |
SU1462291A1 (en) | Device for determining extreme values of number sequences | |
SU1674157A1 (en) | Statistics analyzer | |
SU1347183A1 (en) | Computing device | |
SU628630A1 (en) | Phase starting recurrent signal analyzer | |
SU375797A1 (en) | MULTI INPUT COUNTER OF PULSES | |
SU1511853A1 (en) | Converter of pulse train into square pulse |