SU658695A1 - Static converter phase control arrangement - Google Patents

Static converter phase control arrangement

Info

Publication number
SU658695A1
SU658695A1 SU762333848A SU2333848A SU658695A1 SU 658695 A1 SU658695 A1 SU 658695A1 SU 762333848 A SU762333848 A SU 762333848A SU 2333848 A SU2333848 A SU 2333848A SU 658695 A1 SU658695 A1 SU 658695A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
output
control
sources
driver
Prior art date
Application number
SU762333848A
Other languages
Russian (ru)
Inventor
Геннадий Иванович Журавлев
Павел Сергеевич Иванов
Анатолий Федорович Богачев
Original Assignee
Ленинградское Специальное Конструкторское Бюро Тяжелых И Уникальных Станков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградское Специальное Конструкторское Бюро Тяжелых И Уникальных Станков filed Critical Ленинградское Специальное Конструкторское Бюро Тяжелых И Уникальных Станков
Priority to SU762333848A priority Critical patent/SU658695A1/en
Application granted granted Critical
Publication of SU658695A1 publication Critical patent/SU658695A1/en

Links

Landscapes

  • Power Conversion In General (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ФАЗОВОГО УПРАВЛЕНИЯ СТАТИЧЕСКИМИ ПРЕОБРАЗОВАТЕЛЯМИ(54) DEVICE FOR PHASE CONTROL OF STATIC CONVERTERS

необходимо применение дорогосто щих и сложных устройств преобразовани  частоты импульсов в напр жение, что снижает функциональную и элементарную надежность.It requires the use of expensive and complex devices for converting the frequency of pulses to voltage, which reduces functional and elementary reliability.

Наиболее близким по технической сущности к предлагаемому устройству  вл етс  цифровое устройство импульсно-фазового управлени , состо щее из счетчика импульсов , схемы ввода цифрового кода в счетчик импульсов от ЭВМ, нуль-органа, св занного с питающей сетью, причем вход счетчика соединен с генератором посто нной частоты , а выход счетчика через логические схемы совпадений и ИЛИ - с оконечными каскадами 3. Принцип работы заключаетс  в том, что интервал времени заполнени  счетчика импульсами посто нной частоты измен етс  в зависимости от вводимого кода числа. Следует заметить, что, хот  управление происходит цифровым кодом, управл ющим воздействием  вл етс  импульс переполнени  счетчика.The closest in technical essence to the proposed device is a digital device for pulse-phase control, consisting of a pulse counter, a circuit for inputting a digital code into a pulse counter from a computer, a zero-organ connected to the supply network, and the input of the counter is connected to a constant-current generator. frequency, and the output of the counter through the logic circuit of matches and OR - with terminal cascades 3. The principle of operation is that the time interval for filling the counter with pulses of a constant frequency varies depending on and from the entered code number. It should be noted that, although the control is done by a digital code, the control action is a counter overflow pulse.

Недостатком известного цифрового устройства импульсно-фазового управлени   вл етс  сложность введени  сигналов коррекции и обратных св зей. Дл  введени  данных сигналов через вычислительную мащину необходимо разработать специальные алгоритмы и применить сложные устройства преобразовани  аналоговых величин в цифровые .A disadvantage of the known digital pulse-phase control device is the complexity of introducing correction signals and feedbacks. To enter these signals through a computing machine, it is necessary to develop special algorithms and apply complex devices for converting analog values to digital ones.

Цель насто щего изобретени  - упрощение и расщирение функциональных возможностей устройства.The purpose of the present invention is to simplify and extend the functionality of the device.

Поставленна  цель достигаетс  тем, что устройство дл  фазового управлени  статистическими преобразовател ми, содержащее счетчик импульсов, установочный вход которого подключен к выходу нуль-органа, соединенного с питающей сетью, а выход счетчика к первым входам схем совпадений, выходы которых подключены к оконечным каскадам, причем вторые входы схем совпадений попарно соединены с соответствующими выходами нуль-органа, а третьи входы также попарно подключены к программным источникам реверсивного управлени  и источники сигналов управлени , положительных и отрицательных коррекций и обратных св зей, снабжено сумматором частотно-импульсных сигналов, состо щим из логического элемента ИЛИ и «п формирователей с разрещающими и запрещающими выходами , последовательно-пареллельно соединенными между собой, причем каждый формирователь состоит из двух PS-триггеров и четырех схем совпадений, при этом источники сигналов управлени  и положительных коррекций подключены ко входам формирователей с разрешающим выходом, а источники сигналов обратных св зей и отрицательных коррекций подключены ко входам формирователей с запрещающим выходом.The goal is achieved by the fact that a device for phase control of statistical converters, containing a pulse counter, the installation input of which is connected to the output of a zero-organ connected to the supply network, and the output of the counter to the first inputs of the coincidence circuits, the outputs of which are connected to terminal stages, the second inputs of the coincidence circuits are pairwise connected to the corresponding outputs of the null organ, and the third inputs are also connected in pairs to the software sources of reversible control and signal sources from of this, positive and negative corrections and feedbacks, is equipped with an adder of pulse-frequency signals consisting of an OR gate and "n formers with enabling and inhibiting outputs connected in series to each other, each driver consisting of two PS-triggers and four coincidence circuits, while the sources of control signals and positive corrections are connected to the inputs of drivers with permissive output, and the sources of feedback and negative signals corrections are connected to the inputs of the formers with the forbidding output.

при этом выходы последовательно соединенных формирователей и выходы параллельно включеных формирователей с разрещающим выходом ко входу логического элемента ИЛИ, а его выход соединен со счетным входом счетчика.while the outputs of series-connected drivers and outputs of parallel-connected drivers with a permit output to the input of the OR logic element, and its output is connected to the counting input of the counter.

На фиг. I представлена блок-схема устройства импульсно-фазового управлени ; на фиг. 2 - диаграммы напр жений; на фиг. 3 - принципиальные схемы формирователейFIG. I is a block diagram of a pulse phase control device; in fig. 2 - voltage diagrams; in fig. 3 - schematic diagrams of formers

с разрещающими выходами (фиг. 3, а) и запрещающими выходами (фиг. 3 б).with enabling exits (Fig. 3, a) and prohibiting exits (Fig. 3 b).

Устройство состоит из формирователей импульсов 1, 2, 3, 4, 5...П, логического элемента ИЛИ 6, нуль-органа 7, счетчика импульсов 8, схем совпадений 9, 10, 11, 12The device consists of pulse shapers 1, 2, 3, 4, 5 ... P, logical element OR 6, zero-body 7, pulse counter 8, coincidence circuits 9, 10, 11, 12

и оконечных каскадов 13, 14, 15, 16. Выходом устройства  вл ютс  выходы оконечных каскадов. and terminal stages 13, 14, 15, 16. The output of the device are the outputs of the terminal stages.

Устройство работает следующим образом .The device works as follows.

Нуль-орган 7 вырабатывает импульс (фиг. 2, б), устанавливающий счетчик в нулевое состо ние при прохождении сетевого напр жени  через нуль (фиг. 2, а). После исчезновени  установочного импульса счетчик 8 начинает счет импульсов. Импульс переполнени  счетчика 8 поступает на схемы совпадений 9, 10, 11, 12, куда также поступают программные сигналы реверсивного управлени  (фиг. 2, д, е) и сигналы,The zero-body 7 generates a pulse (Fig. 2, b), setting the counter to the zero state when the mains voltage passes through zero (Fig. 2, a). After the setting pulse disappears, the counter 8 starts counting the pulses. The overflow pulse of the counter 8 is fed to the coincidence circuits 9, 10, 11, 12, where the reverse control software signals (Fig. 2, d, e) and the signals

0 соответствующие времени прохождени  положительной и отрицательной полуволн напр жени  сети, вырабатываемого нуль-органом 7 (фиг. 2, в. г).0 corresponds to the transit time of the positive and negative half-waves of the mains voltage generated by the null organ 7 (Fig. 2, c. D).

В случае прохождени  положительной полуволны сигналы поступают на схемы совJ падений 9, 12, а при отрицательной - на схемы 10, 11. При положительном выходе сигнал переполнени  счетчика 8 пройдет через схемы совпадений 10, 12 и поступит на оконечные каскады 13, 14, при этом положительной полуволне будет соответствовать оконечный каскад 13, а отрицательной - 14. При отрицательном выходе положительной полуволне будет соответствовать каскад 15, а отрицательной - каскад 16. Программные сигналы реверсивного уп равлени  формируютс  в ЧПУ.In the case of a positive half-wave, signals arrive at coincidence circuits 9, 12, and in case of a negative half, the circuits 10, 11. With a positive output, the overflow signal of counter 8 passes through the coincidence circuits 10, 12 and enters the final stages 13, 14, while the final half-wave will correspond to the terminal cascade 13, and negative - 14. If the output is negative, the positive half-wave will correspond to cascade 15, and negative - to the cascade 16. Reverse control program signals are generated in the CNC.

С целью разнесени  сигналов управлени , обратных св зей и коррекций применены формирователи импульсов 1, 2, 3, 4, 5...п. Разнесение во времени осуществл етс  с помощью тактовых импульсов ТИ1, ТИ2, ТИЗ, ТИ4...ТИп, сдвинутых относительно друг друга на 36(3°.For the purpose of separation of control signals, feedbacks and corrections, pulse shapers of 1, 2, 3, 4, 5 ... p are applied. Time separation is carried out using clock pulses TI1, TI2, TIZ, TI4 ... TYP, which are shifted relative to each other by 36 (3 °.

Claims (3)

Формирователи 1, 2, З...п с разрещающими выходами только формируют импульсы, а формирователи 4, 5 с запрещающими выходами осуществл ют вычитание импульсов при последовательном соединении двух различных формирователей. Каждый формирователь представл ет собой два PS-триггера (17, 18, 19, 20, 21, 22, 23, 24) и четыре схемы совпадени  (25, 26, 27, 28, 29, 30, 31, 31, 32) (фиг. 3). В схемном исполнении формирователь с разрешающим выходом (фиг. 3, а) отличаетс  от формировател  с запрещающим выходом (фиг. 3,6) только соединением четвертой схемы совпадени  со вторым PS-триггером . Использование предлагаемого устройства импульсно-фазового управлени  позвол ет достаточно просто осуществл ть ввод сигналов управлени , обратных св зей и коррекций , что способстует значительному расширению функциональных возможностей. Кроме того, существенно упрощаетс  сопр жение с ЧПУ. Формула изобретени  Устройсто дл  фазового управлени  статическими преобразовател ми, содержащее источники сигналов управлени , положительных и отрицательных коррекций и обратных св зей, счетчик импульсов, установочный вход которого подключен к выходу нульоргана , соединенного с питающей сетью, а выход счетчика - к первым входам схем совпадений, выходы которых подключены к оконечным каскадам, причем вторые входы схем совпадений попарно соединены с соответствующими выходами нуль-органа, а третьи входы также попарно подключены к программным источникам реверсивного управлени , отличающеес  тем, что, с целью упрощени  и расщирени  функциональных возможностей , оно дополнительно снабжено сумматором частотно-импульсных сигналов, состо щим из логического элемента ИЛИ и п формирователей с разрешающими и запрещающими выходами, последовательно-параллельно соединенными между собой, причем каждый формирователь состоит из двух PS-триггеров и четырех схем совпадений, при этом источники сигналов управлени  и положительных коррекций подключены ко входам формирователей с разрещающим выходом , а источники сигналов обратных св зей и отрицательных коррекций подключены ко входам формирователей с запрещающим выходом, при этом выходы последовательно соединенных формирователей и выходы параллельно включенных формирователи с разрешающим выходом подключены к логическому элементу ИЛИ, а его выход соединен со счетным входом счетчика. Источники информации, прин тые во внимание при экспертизе 1. Донской Н.В., Горчаков В. В. Системы управлени  вентильными преобразовател ми , реагирующие на среднее значение управл ющего напр жени . М., «Информстандартэлектро , вып. П, 1967. The formers 1, 2, 3 ... n with permitting outputs only form pulses, and the formers 4, 5 with forbidding outputs subtract pulses when two different formers are connected in series. Each driver is two PS triggers (17, 18, 19, 20, 21, 22, 23, 24) and four match schemes (25, 26, 27, 28, 29, 30, 31, 31, 32) ( Fig. 3). In the circuit design, a driver with a permissive output (Fig. 3, a) differs from a driver with a prohibiting output (Fig. 3.6) only by connecting the fourth coincidence circuit with the second PS trigger. The use of the proposed device for pulse-phase control allows the input of control signals, feedbacks and corrections to be quite simple, which contributes to a significant expansion of functionality. In addition, the CNC interface is greatly simplified. Device for phase control of static converters, containing sources of control signals, positive and negative corrections and feedbacks, a pulse counter, the setup input of which is connected to the output of a null organ connected to the supply network, and the output of the counter to the first inputs of the coincidence circuit, the outputs of which are connected to terminal cascades, the second inputs of the coincidence circuits are pairwise connected to the corresponding outputs of the null organ, and the third inputs are also connected in pairs to the pr Gram-reversing control sources, characterized in that, in order to simplify and extend the functionality, it is additionally equipped with an adder of frequency-pulse signals consisting of an OR or n driver with permissive and suppressive outputs connected in series-parallel-interconnected with each other each driver consists of two PS-triggers and four coincidence circuits, while the sources of control signals and positive corrections are connected to the inputs of the drivers the resolving yield, and signal sources inverse bonds and negative offsets are connected to the input of a prohibit output, which outputs are connected in series and the outputs of shapers parallel conditioners permissive output connected to the OR gate, and its output connected to the counting input of the counter. Sources of information taken into account during the examination 1. Donskoy N.V., Gorchakov V.V. Valve converter control systems that respond to the average value of the control voltage. M., "Informstandartlectro, issue. P, 1967. 2. Козин В. М., Марченко Л. Е. Управл ющие устройства тиристорных преобразователей дл  электроприводов посто нного тока. М., «Энерги , 1971. 2. Kozin, V.M., Marchenko, L.E., Control Devices for Thyristor Converters for DC Drives. M., “Energie, 1971. 3. Горский Ю. М., Могирев В. В., Фомин В. Д. Преобразователь цифрового хода в импульсы «зажигани  полупроводниковых и ионных вентилей. М., «Электричество, 1966, N° 3.3. Gorsky Yu. M., Mogirev V.V., Fomin V.D. The converter of the digital course into impulses “ignition of semiconductor and ionic gates. M., “Electricity, 1966, N ° 3. ,UcUc tt иand n п п пn p n p (( 7)11а7) 11a
SU762333848A 1976-03-01 1976-03-01 Static converter phase control arrangement SU658695A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762333848A SU658695A1 (en) 1976-03-01 1976-03-01 Static converter phase control arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762333848A SU658695A1 (en) 1976-03-01 1976-03-01 Static converter phase control arrangement

Publications (1)

Publication Number Publication Date
SU658695A1 true SU658695A1 (en) 1979-04-25

Family

ID=20652058

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762333848A SU658695A1 (en) 1976-03-01 1976-03-01 Static converter phase control arrangement

Country Status (1)

Country Link
SU (1) SU658695A1 (en)

Similar Documents

Publication Publication Date Title
US3611097A (en) Digital control system for ac to dc power conversion apparatus
US3601674A (en) Control system for firing scr{3 s in power conversion apparatus
US3889186A (en) All digital phase detector and corrector
US3757230A (en) Cosinusoidal pulse generator with integrator stage
SU658695A1 (en) Static converter phase control arrangement
US4247890A (en) Reversible inverter system having improved control scheme
US4441063A (en) Pulse generating system
US3987313A (en) Arrangement for the generating of pulse trains for charge-coupled circuits
US3474236A (en) Bidirectional binary rate multiplier
US3487204A (en) High accuracy pulse reset integrator
GB1347776A (en) Pulse charge to voltage converter
SU444130A1 (en) Harmonic Error Coding Device
SU402009A1 (en) INTEGRO-DIFFERENTIATING DEVICE
SU721913A2 (en) Ac voltage-to-code converter
SU1073710A1 (en) Code-to-phase converter
SU400893A1 (en) METHOD OF CONTROL OF RECOGNITIONAL DIAGRAMS
SU455450A1 (en) Phase Zero Detector
SU531230A1 (en) Generator sync device
SU738083A1 (en) Electric drive with discrete control
JPS60176481A (en) Rotation controller of motor
SU449445A1 (en) Analog-digital multiplying device
SU839007A1 (en) Single-channel device for control of power-diode converter
SU408324A1 (en) INTEGRATOR
SU1670788A1 (en) Frequency divider of sequence of pulses with variable fractional coefficient of division
JPS6367439B2 (en)