SU658695A1 - Устройство дл фазового управлени статическими преобразовател ми - Google Patents

Устройство дл фазового управлени статическими преобразовател ми

Info

Publication number
SU658695A1
SU658695A1 SU762333848A SU2333848A SU658695A1 SU 658695 A1 SU658695 A1 SU 658695A1 SU 762333848 A SU762333848 A SU 762333848A SU 2333848 A SU2333848 A SU 2333848A SU 658695 A1 SU658695 A1 SU 658695A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
output
control
sources
driver
Prior art date
Application number
SU762333848A
Other languages
English (en)
Inventor
Геннадий Иванович Журавлев
Павел Сергеевич Иванов
Анатолий Федорович Богачев
Original Assignee
Ленинградское Специальное Конструкторское Бюро Тяжелых И Уникальных Станков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградское Специальное Конструкторское Бюро Тяжелых И Уникальных Станков filed Critical Ленинградское Специальное Конструкторское Бюро Тяжелых И Уникальных Станков
Priority to SU762333848A priority Critical patent/SU658695A1/ru
Application granted granted Critical
Publication of SU658695A1 publication Critical patent/SU658695A1/ru

Links

Landscapes

  • Power Conversion In General (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ФАЗОВОГО УПРАВЛЕНИЯ СТАТИЧЕСКИМИ ПРЕОБРАЗОВАТЕЛЯМИ
необходимо применение дорогосто щих и сложных устройств преобразовани  частоты импульсов в напр жение, что снижает функциональную и элементарную надежность.
Наиболее близким по технической сущности к предлагаемому устройству  вл етс  цифровое устройство импульсно-фазового управлени , состо щее из счетчика импульсов , схемы ввода цифрового кода в счетчик импульсов от ЭВМ, нуль-органа, св занного с питающей сетью, причем вход счетчика соединен с генератором посто нной частоты , а выход счетчика через логические схемы совпадений и ИЛИ - с оконечными каскадами 3. Принцип работы заключаетс  в том, что интервал времени заполнени  счетчика импульсами посто нной частоты измен етс  в зависимости от вводимого кода числа. Следует заметить, что, хот  управление происходит цифровым кодом, управл ющим воздействием  вл етс  импульс переполнени  счетчика.
Недостатком известного цифрового устройства импульсно-фазового управлени   вл етс  сложность введени  сигналов коррекции и обратных св зей. Дл  введени  данных сигналов через вычислительную мащину необходимо разработать специальные алгоритмы и применить сложные устройства преобразовани  аналоговых величин в цифровые .
Цель насто щего изобретени  - упрощение и расщирение функциональных возможностей устройства.
Поставленна  цель достигаетс  тем, что устройство дл  фазового управлени  статистическими преобразовател ми, содержащее счетчик импульсов, установочный вход которого подключен к выходу нуль-органа, соединенного с питающей сетью, а выход счетчика к первым входам схем совпадений, выходы которых подключены к оконечным каскадам, причем вторые входы схем совпадений попарно соединены с соответствующими выходами нуль-органа, а третьи входы также попарно подключены к программным источникам реверсивного управлени  и источники сигналов управлени , положительных и отрицательных коррекций и обратных св зей, снабжено сумматором частотно-импульсных сигналов, состо щим из логического элемента ИЛИ и «п формирователей с разрещающими и запрещающими выходами , последовательно-пареллельно соединенными между собой, причем каждый формирователь состоит из двух PS-триггеров и четырех схем совпадений, при этом источники сигналов управлени  и положительных коррекций подключены ко входам формирователей с разрешающим выходом, а источники сигналов обратных св зей и отрицательных коррекций подключены ко входам формирователей с запрещающим выходом.
при этом выходы последовательно соединенных формирователей и выходы параллельно включеных формирователей с разрещающим выходом ко входу логического элемента ИЛИ, а его выход соединен со счетным входом счетчика.
На фиг. I представлена блок-схема устройства импульсно-фазового управлени ; на фиг. 2 - диаграммы напр жений; на фиг. 3 - принципиальные схемы формирователей
с разрещающими выходами (фиг. 3, а) и запрещающими выходами (фиг. 3 б).
Устройство состоит из формирователей импульсов 1, 2, 3, 4, 5...П, логического элемента ИЛИ 6, нуль-органа 7, счетчика импульсов 8, схем совпадений 9, 10, 11, 12
и оконечных каскадов 13, 14, 15, 16. Выходом устройства  вл ютс  выходы оконечных каскадов.
Устройство работает следующим образом .
Нуль-орган 7 вырабатывает импульс (фиг. 2, б), устанавливающий счетчик в нулевое состо ние при прохождении сетевого напр жени  через нуль (фиг. 2, а). После исчезновени  установочного импульса счетчик 8 начинает счет импульсов. Импульс переполнени  счетчика 8 поступает на схемы совпадений 9, 10, 11, 12, куда также поступают программные сигналы реверсивного управлени  (фиг. 2, д, е) и сигналы,
0 соответствующие времени прохождени  положительной и отрицательной полуволн напр жени  сети, вырабатываемого нуль-органом 7 (фиг. 2, в. г).
В случае прохождени  положительной полуволны сигналы поступают на схемы совJ падений 9, 12, а при отрицательной - на схемы 10, 11. При положительном выходе сигнал переполнени  счетчика 8 пройдет через схемы совпадений 10, 12 и поступит на оконечные каскады 13, 14, при этом положительной полуволне будет соответствовать оконечный каскад 13, а отрицательной - 14. При отрицательном выходе положительной полуволне будет соответствовать каскад 15, а отрицательной - каскад 16. Программные сигналы реверсивного уп равлени  формируютс  в ЧПУ.
С целью разнесени  сигналов управлени , обратных св зей и коррекций применены формирователи импульсов 1, 2, 3, 4, 5...п. Разнесение во времени осуществл етс  с помощью тактовых импульсов ТИ1, ТИ2, ТИЗ, ТИ4...ТИп, сдвинутых относительно друг друга на 36(3°.

Claims (3)

  1. Формирователи 1, 2, З...п с разрещающими выходами только формируют импульсы, а формирователи 4, 5 с запрещающими выходами осуществл ют вычитание импульсов при последовательном соединении двух различных формирователей. Каждый формирователь представл ет собой два PS-триггера (17, 18, 19, 20, 21, 22, 23, 24) и четыре схемы совпадени  (25, 26, 27, 28, 29, 30, 31, 31, 32) (фиг. 3). В схемном исполнении формирователь с разрешающим выходом (фиг. 3, а) отличаетс  от формировател  с запрещающим выходом (фиг. 3,6) только соединением четвертой схемы совпадени  со вторым PS-триггером . Использование предлагаемого устройства импульсно-фазового управлени  позвол ет достаточно просто осуществл ть ввод сигналов управлени , обратных св зей и коррекций , что способстует значительному расширению функциональных возможностей. Кроме того, существенно упрощаетс  сопр жение с ЧПУ. Формула изобретени  Устройсто дл  фазового управлени  статическими преобразовател ми, содержащее источники сигналов управлени , положительных и отрицательных коррекций и обратных св зей, счетчик импульсов, установочный вход которого подключен к выходу нульоргана , соединенного с питающей сетью, а выход счетчика - к первым входам схем совпадений, выходы которых подключены к оконечным каскадам, причем вторые входы схем совпадений попарно соединены с соответствующими выходами нуль-органа, а третьи входы также попарно подключены к программным источникам реверсивного управлени , отличающеес  тем, что, с целью упрощени  и расщирени  функциональных возможностей , оно дополнительно снабжено сумматором частотно-импульсных сигналов, состо щим из логического элемента ИЛИ и п формирователей с разрешающими и запрещающими выходами, последовательно-параллельно соединенными между собой, причем каждый формирователь состоит из двух PS-триггеров и четырех схем совпадений, при этом источники сигналов управлени  и положительных коррекций подключены ко входам формирователей с разрещающим выходом , а источники сигналов обратных св зей и отрицательных коррекций подключены ко входам формирователей с запрещающим выходом, при этом выходы последовательно соединенных формирователей и выходы параллельно включенных формирователи с разрешающим выходом подключены к логическому элементу ИЛИ, а его выход соединен со счетным входом счетчика. Источники информации, прин тые во внимание при экспертизе 1. Донской Н.В., Горчаков В. В. Системы управлени  вентильными преобразовател ми , реагирующие на среднее значение управл ющего напр жени . М., «Информстандартэлектро , вып. П, 1967.
  2. 2. Козин В. М., Марченко Л. Е. Управл ющие устройства тиристорных преобразователей дл  электроприводов посто нного тока. М., «Энерги , 1971.
  3. 3. Горский Ю. М., Могирев В. В., Фомин В. Д. Преобразователь цифрового хода в импульсы «зажигани  полупроводниковых и ионных вентилей. М., «Электричество, 1966, N° 3.
    ,Uc
    t
    и
    n п п п
    (
    7)11а
SU762333848A 1976-03-01 1976-03-01 Устройство дл фазового управлени статическими преобразовател ми SU658695A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762333848A SU658695A1 (ru) 1976-03-01 1976-03-01 Устройство дл фазового управлени статическими преобразовател ми

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762333848A SU658695A1 (ru) 1976-03-01 1976-03-01 Устройство дл фазового управлени статическими преобразовател ми

Publications (1)

Publication Number Publication Date
SU658695A1 true SU658695A1 (ru) 1979-04-25

Family

ID=20652058

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762333848A SU658695A1 (ru) 1976-03-01 1976-03-01 Устройство дл фазового управлени статическими преобразовател ми

Country Status (1)

Country Link
SU (1) SU658695A1 (ru)

Similar Documents

Publication Publication Date Title
US3611097A (en) Digital control system for ac to dc power conversion apparatus
US3601674A (en) Control system for firing scr{3 s in power conversion apparatus
US3889186A (en) All digital phase detector and corrector
US3757230A (en) Cosinusoidal pulse generator with integrator stage
SU658695A1 (ru) Устройство дл фазового управлени статическими преобразовател ми
US4247890A (en) Reversible inverter system having improved control scheme
US4441063A (en) Pulse generating system
NO137134B (no) Kodeanordning for omforming av et analogt signal til digital kode.
US3987313A (en) Arrangement for the generating of pulse trains for charge-coupled circuits
US3474236A (en) Bidirectional binary rate multiplier
US3487204A (en) High accuracy pulse reset integrator
GB1347776A (en) Pulse charge to voltage converter
SU444130A1 (ru) Устройство кодировани погрешности, вносимой гармониками
SU402009A1 (ru) Интёгро-дифференцирующее устройство
SU721913A2 (ru) Преобразователь переменного напр жени в цифровой код
SU1073710A1 (ru) Преобразователь код-фаза
SU400893A1 (ru) Способ контроля пересчетных схем
SU455450A1 (ru) Фазонулевой детектор
SU531230A1 (ru) Устройство синхронизации генераторов
SU738083A1 (ru) Электропривод с дискретным управлением
JPS60176481A (ja) モ−タの回転制御装置
SU449445A1 (ru) Аналого-цифровое множительно-делительное устройство
SU839007A1 (ru) Одноканальное устройство дл управлени ВЕНТильНыМ пРЕОбРАзОВАТЕлЕМ
SU1670788A1 (ru) Делитель частоты следовани импульсов с переменным дробным коэффициентом делени
JPS6367439B2 (ru)