SU658560A1 - Frequency subtracting device - Google Patents

Description

II

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в системах управлени  и обработки информации.The invention relates to the field of automation and computer technology and can be used in control and information processing systems.

Известно устройство дл  получени  разностной частоты двух импульсных последовательностей , содержащее блок запрета , блок запоминани , формирователи, триггеры и элементы И, ИЛИ и НЕ til.A device for obtaining the difference frequency of two pulse sequences is known, comprising a inhibiting unit, a storage unit, drivers, triggers, and AND, OR, and NOT til elements.

Недостатками устройства  вл ютс  сложность конструктивной реализации и отсутствие синхронизации с управл ющей последовательностью импульсов.The drawbacks of the device are the complexity of the structural implementation and the lack of synchronization with the control pulse train.

Известно также устройство дл  получени  разностной частоты, содержащее формирователи, триггеры, элементы задержки , элементы И и ИЛИ и элементы И с запретом 2 .It is also known a device for obtaining a difference frequency, comprising drivers, triggers, delay elements, AND and OR elements and AND elements with prohibition 2.

Недостатком устройства  вл етс  отсутствие синхронизации с управл ющей последовательностью импульсов.The drawback of the device is the lack of synchronization with the control pulse train.

Наиболее близким по техническому решению к предлагаемому  вл етс  вы- вычитатель частот, содержащий триггерыThe closest to the proposed technical solution is a frequency recaller containing triggers.

и инвертор, подключенный входом к шине синхронизации и импульсному входу первого триггера, соединенного потенциальным входом с шиной уменьшаемой частоты и подключенного выходом к первому импульсному входу второго триггера, выход которого соединен с первым импульсным входом третьего триггера, подключенного вторым импульсным входом к выходу четвертого триггера, соединенного первым импульсным входом с выходом п того триггера, потенциальный вход которого подключен к шине вычитаемой час- .тоты З.and an inverter connected by an input to the sync bus and a pulse input of the first trigger connected by a potential input to a reduced frequency bus and connected by an output to the first pulse input of a second trigger whose output is connected to the first pulse input of a third trigger connected by a second pulse input to the output of the fourth trigger, connected by the first pulse input with the output of the fifth trigger, the potential input of which is connected to the bus of the deductible frequency Z.

Недостатком данного устройства  вл етс  пониженна  точность формировани  разностной частоты, обусловленна  наличием сбоев в работе при равенстве или малых отличи х уменьшаемой и вычитаемой частот.The disadvantage of this device is the reduced accuracy of the formation of the difference frequency, due to the presence of failures in the operation at equal or small differences of the reduced and subtracted frequencies.

Целью изобретени   вл етс  повышение точности вычитани  частот.The aim of the invention is to improve the accuracy of frequency subtraction.

С этой целью,в вычитатель частот дополнительно введены элементы И и тригrep , соединенный первым импульсным вхо дом с первым входом первого элемента И подключенного выходом к выходной шине, и выходом второго элемента И, подключен ного входами соответственно к первому . импульсному входу и первому выходу третьего триггера, а второй импульсный вход дополнительного триггера, соединенного выходом с вторым входом первого элемента И, подключен к выходу третье- го элемента И, входы которого соединены соответственно с вторым импульсным входом и вторым выходом третьего триггера , причем выход инвертора, подключенного входом к второму импульсному входу четвертого триггера, соединен с вторым импульсным входом второго триггера и импульсным входом п того триггера На чертеже изображена блок-схема вычитател  частот. Вычитатель частот содержит первый 1 второй 2, третий 3, четвертый 4 и п тый 5 триггеры, дополнительный Триггер 6, инвертор 7, первый 8, второй 9, и третий 10 элементы И. Потенциальные входы триггеров 1 и 5 соединены с шинами уменьшаемой fy и вычитаемой f, частоты соответственно, импульсные ды триггеров 1 и 4 и вход инвертора соединены с шиной синхронизации . Выход триггера 1 соединен с одним импульсным входом триггера 2f другой импульс ный вход которого соединен с выходом инвертора 7 и импульсным входом тригге ра 5, выход которого соединен с другим импульсным входом триггера 4. Выход триггера 4 соединен со входом элемента И 10 и импульсным входом триггера 3, другой импульсный вход которого соединен с выходом триггера 2 и входом элемента И 9, а выход с другим входом элемента И 9. Другой выход триггера 3 ,соединен со входом элеменета И 10, выход которого соединен с одним импульсным входом триггера 6, другой импульсный вход которого соединен с выходом элемента И 9 и входом элемента И 8, а выход - с другим входом элемента И 8, выход которого соединен с выходной шино вычитател . Вычитатель работает следующим образом При отсутствии входных импульсов триггеры 1, 2, 4, 5 наход тс  в нулевом состо нии, а триггеры 3 и 6 - в единичном . При по влении импульсов уменьшаемой частоты триггер 1 измен ет свое сос то ние на врем , пока действует импульс после чего первый импульс частоты синхронизации переводит триггер в исходное состо ние. Аналогичным образом, при по влении импульса вычитаемой частоты триггер 5 измен ет свое состо ние на врем , пока действует импульс, после чего первый инвертированный импульс частоты синхронизации переводит триггер в исходное состо ние. Врем  нахождени  триггера 1, а также и триггера 5 в единичном состо нии не может быть меньше длительности импульсовf и f., ,ц соответственно . По возвращении триггеров 1 и 5 в исходное состо ние измен ют свои состо ни  триггеры 2 и 4, причем триггер 2 взводитс  по импульсам частоты синхронизации, а триггер 4 по инвертированным импульсам этой частоты. Обратна  установка триггера 4 в исходное состо ние происходит по импульсам частоты синхронизации, а триггера 2 - по инвертированным импульсам этой частоты . Така  прив зка импульсов уменьшаемой частоты к инвертированным импульсам частоты синхронизации, а импульсов вычитаемой частоты к импульсам частоты синхронизации позвол ет исключить совпадение импульсов на входах триггера 3, При нахождении триггеров 3 и 6 в разрешающих состо ни х синхронизированный импульс уменьшаемой частоты через элементы И 9 и 8 поступает на выходную шину устройства. Импульс вычитаемой частоты с выхода триггера 4 измен ет состо ние триггера 3. Следующий за ним импульс уменьшаемой частоты не проходит через элемент И 9, а своим окончанием переводит триггер 3 в исходное состо ние, разрешающее прохождение всех последующих импульсов уменьшаемой частоты до прихода следующего импульса вычитаемой частоты. В случае поглощени  импульса уменьшаемой частоты двум  импульсами вычитаемой частоты, что может произойти вследствие случайности используемого способа синхронизации, второй импульс вычитаемой частоты, проход  через элемент И 10 изменит состо ние триггера 6, который, аналогично триггеру 3, вызовет поглощение следующего импульса уменьшаемой частоты, запреща  его прохождение через элемент И 8. Таким образом , методом синхронизации импульсов ум быч инвертированными и пр мыIK И 1« ми импульсами ущр, поглощени  каждым импульсом вычитаемой , частоты одного импульса уменьшаемой частоты, аFor this purpose, the And and the trirep elements connected by the first pulse input with the first input of the first element AND connected by the output to the output bus and the output of the second element And connected by the inputs to the first one are added to the frequency subtractor. the pulse input and the first output of the third trigger, and the second pulse input of an additional trigger connected to the second input of the first element I is connected to the output of the third element I, whose inputs are connected respectively to the second pulse input and the second output of the third trigger, and the output of the inverter connected by the input to the second pulse input of the fourth trigger is connected to the second pulse input of the second trigger and pulse input of the fifth trigger. The drawing shows the block diagram of the subtractor. hundred The frequency subtractor contains the first 1 second 2, third 3, fourth 4, and fifth fifth 5 triggers, optional Trigger 6, inverter 7, first 8, second 9, and third 10 elements I. The potential inputs of the triggers 1 and 5 are connected to tires of decreasing fy and subtracted f, frequency, respectively, the pulse wells of the flip-flops 1 and 4 and the input of the inverter are connected to the synchronization bus. The output of trigger 1 is connected to one pulse input of trigger 2f another pulse input of which is connected to the output of inverter 7 and pulse input of trigger 5, the output of which is connected to another pulse input of trigger 4. The output of trigger 4 is connected to input of element I 10 and pulse input of trigger 3, another pulse input of which is connected to the output of trigger 2 and the input of element AND 9, and an output with another input of element AND 9. Another output of trigger 3 is connected to the input of element 10, the output of which is connected to one pulse input of trigger 6, th pulse input coupled to an output of the AND element 9 and the input and 8, and an output - to another input of AND gate 8 whose output is connected to the output of the subtractor Shino. The subtractor works as follows. In the absence of input pulses, the triggers 1, 2, 4, 5 are in the zero state, and the triggers 3 and 6 are in the unit state. When pulses of a decreasing frequency appear, trigger 1 changes its state for a while the pulse is in operation, after which the first pulse of the synchronization frequency sets the trigger to the initial state. Similarly, when a pulse of the subtracted frequency appears, the trigger 5 changes its state for a while the pulse is in effect, after which the first inverted pulse of the synchronization frequency sets the trigger to the initial state. The time spent by trigger 1, as well as trigger 5 in the unit state, cannot be less than the duration of the pulses f and f.,, C, respectively. Upon the return of the flip-flops 1 and 5 to the initial state, the flip-flops 2 and 4 change their states, with the flip-flop 2 being driven by synchronization frequency pulses, and the flip-flop 4 by inverted pulses of this frequency. The reverse setting of the trigger 4 to the initial state occurs on the synchronization frequency pulses, and the trigger 2 on the inverted pulses of this frequency. Such attachment of the decreasing frequency pulses to the inverted synchronization frequency pulses, and of the subtracted frequency pulses to the synchronization frequency pulses, eliminates the coincidence of the pulses at the inputs of the trigger 3, When the triggers 3 and 6 are in resolving states, the synchronized pulse of the reduced frequency through the And 9 and 8 enters the output bus of the device. The impulse of the subtracted frequency from the output of the trigger 4 changes the state of the trigger 3. The subsequent impulse of the decreasing frequency does not pass through the element 9, but by its end translates the trigger 3 into the initial state allowing all subsequent pulses of the decreasing frequency to pass to the next impulse frequencies. In the case of a down frequency pulse being absorbed by two pulses of a subtracted frequency, which may occur due to the randomness of the synchronization method used, the second pulse of the subtracted frequency, passing through the AND 10 element will change the state of trigger 6, which, similar to trigger 3, will cause the next frequency pulse to be absorbed, inhibiting its passage through the element E 8. Thus, by the method of synchronizing the pulses of the mind by the inverted and inverted pulses of the impulses, the impulses are absorbed by each impulse , the frequency of a single pulse of decreasing frequency, and