Claims (2)
Изобретение относитс к импульсной технике и может быть использовано в информационно-вычислительной технике. Известно устройство дл выделени одиночного импульса, содержащее RSтриггер , D-триггер, инвертор и логические элементы И-НЕ 1. Недостатком данного устройства вл етс сложность реализации из-за- большого количества элементов. Наиболее близким к предлагаемому вл етс устройство дл выделени оди ночного импульса, содержащее RS-тpиl- гер, вход S которого соединен с шиной информационного сигнала и О-трйггер, вход синхронизации которого подключен к шине тактовых импульсов 23. Недостатком известного устройства вл етс невозможность формировани выходного импульса с длительностью, равной длительности тактового импульса , а также сложность реализации. Цель изобретени - упрощение устройства при одновременном повышении точности. Поставленна цель достигаетс тем, что в устройство дл выделени одиночного импульса, содержащее RS-триггер, вход S которого соединен с шиной информационного сигнала и D-триггер, вход синхронизации которого подключен к шине тактовых импульсов, введен логический элемент И, один вход которого подключен к выходу RS-триггера, а другой - к входу S RS-триггера, выход логического элемента И соединен с информационным входом О-триггера, инверсный выход которого подключен к входу R RS-триггера, а вход R и вход синхронизации D-триггера объединены. На чертеже показана схема предлагаемого устройства. Устройство содержит шину 1 тактовых импульсов, шину 2 информационногосигнала , D-триггер 3 с выходами и 5, RS- триггер 6, состо щий из логических 39 элементов И-НЕ 7 и 8, логический эле мент И 9. Устройство работает следующим образом , В исходном состо нии при поступле НИИ тактовых импульсов (шина 1) и от сутствии на шине 2 информационного сигнала D-триггер 3 установлен в нулевое состо ние, а RS-триггер 6 находитс в единичном состо нии. На выходе элемента 9 напр жение низкого уровн (нулевое состо ние), При поступлении на шину 2 информа ционного сигнала с уровнем логической единицы на выходе элемежта ИЗ происходит установление напр жени высокого уровн , которое, действу по информационному входу D-триггера 3, обеспечивает срабатывание D-триггера 3 по переднему фронтутактового импульса, поступающего на вход синхронизации. По вление низкого уро н напр жени на инверсном ёыходе D-триггера 3 вызывает переключение RS-триггера 6 и, в свою очередь, установление нулевого состо ни на выходе элемента И 9. После окончани тактового импульса П-триггео устанавливаетс по входу R в нулевое состо ние . На выходах и 5 (выходы D-триггера) формируетс в 3Tof. момент задний фронт импульса. После окончани информационного сигнала RS-триггер 6 устанавливаете в исход / ное состо ние, также как и другие элементы устройства. Счита , что задержки времени срабатывани D-триггера по входу синхронизации и входу установки R равны , можно сделать вывод о равенстве длительностей выходного и тактовых сигналов. Формула изобретени Устройст во дл выделени одиночного импульса, содержащее RS-триггер, вход S которого соединен с шиной информационного сигнала, и D-триггер, вход синхронизации которого подключен к шине тактовыхимпульсов, о тличающеес тем, что, с целью упрощени устройства при одновременном повышении точности, в него вреден логический элемент И, один вход которого подключен к выходу RS-триггера , а другой - к входу S RS-триггера , выход логического элемента И соединен с- информационным входом О-триггера , инверсный выход которого подключен к входу R RS-триггера, а вход R и вход синхронизации D-триггера объединены. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР ff , кл. Н 03 К 3/78, 197. The invention relates to a pulse technique and can be used in information technology. A device for isolating a single pulse is known, which contains an RS trigger, a D-trigger, an inverter, and NAND 1 logic elements. A disadvantage of this device is the complexity of implementation due to the large number of elements. The closest to the present invention is a device for extracting a single pulse containing an RS-tripler, input S of which is connected to the information signal bus and O-trigger, whose synchronization input is connected to the clock bus 23. A disadvantage of the known device is the impossibility of forming output pulse with a duration equal to the duration of the clock pulse, as well as the complexity of implementation. The purpose of the invention is to simplify the device while improving accuracy. The goal is achieved by the fact that a device for selecting a single pulse containing an RS flip-flop, input S of which is connected to the information signal bus, and D-flip-flop, whose synchronization input is connected to the clock bus, has an I input, one input of which is connected the output of the RS flip-flop and the other to the input S of the RS flip-flop, the output of the logic element I is connected to the information input of the O-flip-flop, the inverse output of which is connected to the input R of the RS-flip-flop, and the input R and the synchronization input of the D-flip-flop are combined. The drawing shows a diagram of the proposed device. The device contains a bus 1 clock pulses, bus 2 information signal, D-flip-flop 3 with outputs and 5, RS-flip-flop 6, consisting of 39 logical elements AND NOT 7 and 8, logical element AND 9. The device works as follows, In the initial state at the receipt of the scientific research institute of clock pulses (bus 1) and the absence of the information signal D-flip-flop 3 on bus 2 is set to the zero state, and the RS-flip-flop 6 is in the single state. At the output of element 9, the voltage is low (zero state). When the information signal arrives on bus 2 with a logic level at the output of the IZ element, a high voltage is established, which, acting on the information input of D-trigger 3, ensures that D-flip-flop 3 on the front of the front-impact pulse arriving at the sync input. The occurrence of a low voltage on the inverted output of D-flip-flop 3 causes the switching of RS-flip-flop 6 and, in turn, establishing a zero state at the output of the element 9. After the clock pulse is over, the P-flip-flop is set to zero state the Outputs and 5 (D-flip-flop outputs) are generated at 3Tof. moment the back of the pulse. After the end of the information signal, RS-flip-flop 6 is set to the output / output state, as well as other elements of the device. Considering that the time delays of the D-flip-flop on the synchronization input and the installation input R are equal, it can be concluded that the durations of the output and clock signals are equal. An apparatus for extracting a single pulse, comprising an RS flip-flop, input S of which is connected to the information signal bus, and a D-flip-flop, whose synchronization input is connected to the clock pulse bus, in order to simplify the device while improving accuracy , the logical element I is harmful to it, one input of which is connected to the output of the RS flip-flop, and the other to the input S of the RS flip-flop, the output of the logical element And is connected to the informational input of the O-flip-flop, the inverse output of which is connected n to the input R RS-flip-flop, and the input R, and clock input D-flip-flop are combined. Sources of information taken into account during the examination 1. USSR author's certificate ff, cl. H 03 K 3/78, 197.
2.Авторское свидетельство СССР № 595852, кл. Н 03 К 3/78, 197.2. USSR author's certificate number 595852, cl. H 03 K 3/78, 197.