SU656215A1 - Device for monitoring binary counter with sped-up carry - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  контрол  работы двоичных счетчиков.The invention relates to computing and can be used to monitor the operation of binary counters.

Известно устройство контрол  двоичного счетчика, содержащее триггер контрол  и дифференцирующие цепи 1.A device for controlling a binary counter, containing a trigger for control and differentiating circuits 1, is known.

Недостатком этого устройства  вл етс  то, что оно не позвол ет обнаруживать невыключающиес  триггеры.A disadvantage of this device is that it does not allow detection of non-tripping triggers.

Известно также устройство контрол  двоичного счетчика, содержащее два триггера контрол , элемент ИЛИ, элемент неравнозначности и по.количеству разр дов двоичного счетчика дифференцирующие цепи , входы которых соединены с инверсными выходами разр дов двоичного счетчика, а выходы - со входами элемента ИЛИ, выход которого соединен со счетным входом первого триггера контрол , нр мой выход которого соединен с первым входом элемента неравнозначности, второй вход которого соединен с пр мым выходом второго триггера контрол , счетный вход которого соединен с тактовым входом двоичного счетчика. При правильной работе двоичного счетчика триггеры контрол  переключаютс  с одинаковои частотой, поэтому сигнал на выходе элемента неравнозначности отсутствует. При возникновении сбо  состо ни  триггеров контрол  будут различными, и на выходе элемента неравнозначности по витс  сигнал «Ошибка 2.It is also known to control a binary counter, which contains two control triggers, an OR element, an inequality element and a number of binary counter bits, differentiating circuits whose inputs are connected to the inverse outputs of the binary counter bits, and the outputs to the inputs of the OR element whose output is connected with the counting input of the first control trigger, the actual output of which is connected to the first input of the inequality element, the second input of which is connected to the forward output of the second control trigger, the counting input to expensively connected to the clock input of the binary counter. When the binary counter is working correctly, the control triggers switch with the same frequency, so there is no signal at the output of the inequality element. When a failure condition occurs, the control triggers will be different, and at the output of the inequality element, an error 2 signal will appear.

Недостатком этого устройства  вл етс  то, что оно не может контролировать переход всех разр дов из «1 в «О в случае применени  двоичного счетчика с ускоренным переносом.A disadvantage of this device is that it cannot control the transition of all bits from "1 to" O in the case of using a binary counter with accelerated transfer.

Целью изобретени   вл етс  повыщение достоверности контрол  двоичных счетчиков с ускоренным переносом.The aim of the invention is to increase the reliability of control of binary counters with accelerated transfer.

Поставленна  цель достигаетс  тем, что в устройство контрол  двоичного счетчика с ускоренным переносом, содержащее д.ъа триггера контрол , элемент ИЛИ, элемент неравнозначности и по количеству разр дов двоичного счетчика с ускоренным переносом - дифференцирующие цепи, входы которых соединены с инверсными выходами разр дов двоичного счетчика с ускоренным переносом, а выходы - со входами элемента ИЛИ, выход которого соединен со счетным входо.м первого триггера контрол .The goal is achieved by the fact that in the control device of the binary counter with accelerated transfer, containing the control trigger, the OR element, the inequality element and the number of bits of the accelerated binary counter, the differentiating circuits whose inputs are connected to the inverse outputs of the binary digits the counter with the accelerated transfer, and the outputs - with the inputs of the OR element, the output of which is connected to the counting input of the first control trigger.

первый вход элемента неравнозначности соединен с пр мым выходом второго триггера контрол , счетный вход которого соединен с тактовым входом двоичного счетчика , в него введены два элемента И, второй и третий элементы ИЛИ, дополнительна  дифференцирующа  цепь, дополнительный вход первого элемента ИЛИ соединен с выходом дополнительной дифференцирующей- цепи, вход которой соединен с выходом первого элемента И и с первым входом второго элемента ИЛИ, второй вход которого соединен с первым входом третье1-о элемента ИЛИ, выход которого соединен со вторым входом элемента неравнозначности, второй вход второго элемента ИЛИ соединен с выходом второго элемента И, входы которого соединены с инверсными выходами разр дов счетчика с ускоренным переносом , пр мые выходы разр дов которого соединены со входами первого элемента И, выход BTopoio элемента ИЛИ соединен со входом установки в «I второго триггер контрол , второй вход третьего эле1чекта ИЛИ соединен с пр мым выходом первого триггера контрол .the first input of the unequal element is connected to the direct output of the second control trigger, the counting input of which is connected to the clock input of the binary counter, two AND elements are introduced into it, the second and third OR elements, an additional differentiating circuit, the additional input of the first element OR are connected to the output of an additional differential - a circuit whose input is connected to the output of the first AND element and to the first input of the second OR element, the second input of which is connected to the first input of the third1 OR element, whose output is soy inno with the second input of the inequality element, the second input of the second element OR is connected to the output of the second element AND, the inputs of which are connected to the inverse outputs of the bits of the counter with accelerated transfer, the direct outputs of the bits of which are connected to the inputs of the first element AND, the output of the BTopoio element OR are connected with the installation input into the “I” of the second control trigger, the second input of the third elec. OR is connected with the direct output of the first control trigger.

Fla чертеже представлена структурнсиг схема устройства контрол  двоичного счетчика .Fla drawing shows a structural diagram of a binary counter control device.

Устройство содер 1;ит двоичный счетчик 1 с ускоренным переносом; разр ды i I, , двоичного счетчика с ускоренны .м переносом; элементы И 2,3; дифференцирующие цепи 4-7 элемент ИЛИ 8;триггер 9 контрол ; тактовый вход 10 двоичного счетчика; элемент ИЛИ 11, триггер 12 контрол ; элемент ИЛИ 13 и элемент 14 нерайнозначности , входы которого соединены соответственно с пр мым входо.м трип-ера 9 контрол  и с выходом элемента ИЛИ 13, входы которого соединены соответственг.о с пр мым выходом триггера 12 контрол  и с первым входом эле.мента ИЛИ 8, с выходом элемента И 3, входы которого соединены через дифференцирующие цепи 4-:6 со входами эле.мента ИЛИ 11 и с ир|версными выходами разр дов 1 1, 1 2, двоичного счетчика, пр мые выходы которых соединены со входами элемента И 2, выход которого соединен со вторым входом элемента ИЛИ 8 и через дифференцирующую цепь 7 - со входом элемента ИЛИ 11, выход которого соединен со счетным входом триггера 12 контрол , выход элемента ИЛИ 8 соединен со входом установки в 1 триггера 9 контрол , счетный вход которого соединен с тактовы.м .входом 10 двоичного счетчика 1.The device contained 1; and binary counter 1 with accelerated transfer; bits i I,, of a binary counter with accelerated transfer; elements And 2,3; differentiating circuits 4-7 element OR 8; trigger 9 controls; clock input 10 binary counter; element OR 11, trigger 12 controls; the element OR 13 and the element 14 are of non-ambiguity, the inputs of which are connected respectively to the direct input of the trip-9 control and to the output of the element OR 13, whose inputs are connected to the direct output of the trigger 12 of the control and to the first input of the element OR 8, with the output of the element AND 3, whose inputs are connected through differentiating circuits 4-: 6 with the inputs of the element OR 11 and with the IR | VERSNY outputs of bits 1 1, 1 2, of a binary counter, the direct outputs of which are connected to the inputs element And 2, the output of which is connected to the second input of the element OR 8 and black of differentiating circuit 7 - to the input of OR gate 11 whose output is connected to the counting input of a control latch 12, the output of the OR gate 8 is connected to the input of setting to 1 the control latch 9, a counting input coupled to taktovy.m .The inputs of the binary counter 10 1.

Устройство работает следующим образом .The device works as follows.

На выходе дифференцирующих цепочек 4-6 сигналы по вл ютс  в том случае , когда еоответствующие разр ды 1 контролируемого счетчика переход т в единичное состо ние, нри этом переключаетс  триггер 12 контро.а , а так как при поступлении счетного импульса при правильной работе зсе1да какой-либо разр д счетчика переходит в единичное состо ние, то переключение тригге)а 12 осуществл етс  с частотой поступлени  счетных импульсов. G такой же частотой ггереключаетс  триггер 9 контрол . При норма.льной работе счетчика состо ни  триггеров 9 и 12 контрол  должны совпадать, что провер етс  эле .ментом 14 неравнозначности.At the output of differentiating chains 4-6, signals appear in the case when the corresponding bits 1 of the controlled counter become single, while the trigger 12 of the counter is switched, and because when the counting pulse arrives, when the correct operation occurs, - or the counter is switched to the single state, then the switching trigger) and 12 is carried out with the frequency of arrival of the counting pulses. G triggers control 9 with the same frequency. With normal operation, the state counter of the flip-flops 9 and 12 of the control must match, which is checked by the 14 inequality element.

Исключение составл ет исходное состо ние , когда разр ды счетчика наход тс  в нулевом состо нии. При этом триггер 9 контрол  установлен в единичное состо ние сигналом, постунаюии)м с элемента И 3, а триггер 12 контрол  находитс  в нулевом состо нии. Г апенстзо сигналов на входах элементов 14 нераапозначности обеспечиваетс  за счет сипгала, поступающего с элемента И 3 чсре.з элемент ИЛИ 13.An exception is the initial state when the counter bits are in the zero state. In this case, the trigger 9 of the control is set to one state by a signal, postunuy) from element I 3, and the trigger 12 of the control is in the zero state. G apenstzo signals at the inputs of the non-assignable elements 14 is provided by a sipgal coming from the element AND 3 times the element OR 13.

При ностуилении перво1Ч) счетного им1ульса триггер 9 контрол  удерж1-;ваетс  в едипичио.м состо нии, так как си|-пал на входе устйиовки в { исчезает позднее окончани  дейстБИ илп ульеа па счетном входе , а три1гер 12 (,онтрол  переходит из пу .,о1-о состо ни  В единичнос.When the first pulse is calculated, the trigger 9 of the control is held 1; it is in the single state, since the | f-slot at the inlet of the device disappears later than the end of the validation of the counting input, and the three-trigger 12 ( ., about-1 state In one.

При 1Ю1:гуг ле1 Ии с.:|еду1оп,их счетных и.мпу;1ьсов начи| аетс  синхронное перек.лючеиис триггеров контрол  до момента устаиовленн  всех триггеров счетчика в единичное состо ние. При этом на выходе элементу И 2 по вл етс  С пч1ал, удерживающий триггер 9 контрол  в единичном состо нии при носту|.1ении импульса переполнени , а триггс)5 12 ко}1тро.л  устанав;1иваетс  в нулевое сост(; пие сигналом, поступающим с .;и-|4л))еренцируюЕцей пеночки 7. В том случае , если не псе триггеры счетчика выключились , на выходе элемента И 3 сигнал отсутствует, что приводит к нару|нению раоснстза сигналов иг. входах але.мента 4 HepaBi 03HSi:iOCTi и по влению сигнала ои1ибки Hi, ее .:ie.At 1U1: goog le1 Ii s.: | Food, their counts i.mpu; There is a synchronous switch of control triggers until all trigger triggers are set to one state. At the same time, at the output of the element 2, Cp1al appears, holding the trigger 9 of the control in one state with the notation | .1 of the overflow pulse, and the trigger) 5 12 ko} 1trol is set; 1 is set to zero (; arriving with. and- | 4l)) with a power foam 7. In the event that not all of the meter triggers are turned off, the output of the And 3 element is absent, which leads to a disturbance of the signals i. 4 HepaBi 03HSi: iOCTi inputs and the appearance of the Hi Hi signal, i.e.: ie.

Вьсдение контрол  вьключепи  тригге; ) npj-i переходе счетчика из единичного состо ни  в нулевое позвол ет ювысить достоверность контрол  дл  счетчиков с ускот репным nepeiiOcoM.Exposure control to trigger; ) The npj-i transition of the counter from one to zero state allows you to increase the accuracy of the control for the counters with rapid nepeiiOcoM.

Фор ;:ула изобретени Fore;: ula invention

Устройство контрол  двоичного счетчика с ускоренгн гм licpcHocoM, содержап4ее два трип-ера контрол , элемент ИЛИ. элемент перавноз1 ачности и дифференп.-ирующие цепи по количеству разр дов двоичного счетчика с ускоренным переносом, входы которь х соединены с инверсными выхода.ми ,оазр дов двоичного счетчика с ускоренным переносом , а выходы - со входами элемента ИЛИ, выход которого соединен со счетным входом первого триггера контрол , первый вход элемента неравнозначности соединен с пр мым выходом второго триггера контрол , счетный вход которого соединен с тактовым входом двоичного счетчика с ускоренным переносом, отличающеес  тем, что, с целью повышени  достоверности контрол  двоичного счетчика с ускоренным переносом , в него введены два элемента И, второй и третий элементы ИЛИ, донолнительна  дифференцирующа  цепь, дополнительный вход первого элемента ИЛИ соединен-с выходом дополнительной дифференцирующей цепи, вход которого соединен с выходом первого элемента И и с первым входом вто рого элемента ИЛИ, второй вход которого соед-нем с первым входом третьего элемента ИЛИ, выход которого соединен со вторым входом элемента неравнозначности, второй вход второго элемента ИЛИ соединен с выходом второго элемента И, входы которого соединены с инверсными выходами разр дов двоичного счетчика с ускоренным переносом , пр мые выходы разр дов которого соединены со входами первого элемента И, выход второго элемента ИЛИ соединен со входом установки в «I второго триггера контрол , второй вход третьего элемента ИЛИ соединен с пр мым выходом первого триггера контрол . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 363215, кл. Н 03 К 21/34, 1972. 2..Авторское свидетельство СССР № 355746, кл. Н 03 К 21/34, 1972.Control device of a binary counter with accelerated gm licpcHocoM, containing two trip-control units, element OR. drive element and differential circuits by the number of bits of the binary counter with accelerated transfer, the inputs of which are connected to inverse outputs, oasds of the binary counter with accelerated transfer, and outputs to the inputs of the element OR, the output of which is connected to the counter the input of the first control trigger, the first input of the unequal element is connected to the direct output of the second control trigger, the counting input of which is connected to the clock input of the binary counter with accelerated transfer, characterized in that increase the reliability of the control of the binary counter with accelerated transfer, two elements AND, the second and third elements OR, the additional differentiating circuit, the additional input of the first element OR are connected to the output of the additional differentiating circuit, the input of which is connected to the output of the first And element and to the first the input of the second element OR, the second input of which is connected to the first input of the third element OR, the output of which is connected to the second input of the unequal element, the second input of the second element OR connected to the output of the second element I, the inputs of which are connected to the inverse outputs of the bits of the binary counter with accelerated transfer, the direct outputs of the bits of which are connected to the inputs of the first element And, the output of the second element OR is connected to the input of the installation in “I of the second control trigger, the second the input of the third element OR is connected to the direct output of the first control trigger. Sources of information taken into account during the examination 1. USSR author's certificate No. 363215, cl. H 03 K 21/34, 1972. 2..The author's certificate of the USSR No. 355746, cl. H 03 K 21/34, 1972.